Petit Martí, Salvador Vicente; Ubal Tena, Rafael; Sahuquillo Borrás, Julio; López Rodríguez, Pedro Juan(Institute of Electrical and Electronics Engineers (IEEE), 2014-07)
Modern superscalar processors implement register
renaming using either random access memory (RAM) or
content-addressable memories (CAM) tables. The design of these
structures should address both access time and ...
[EN] Current multicore systems implement multiple hardware prefetchers to tolerate long main memory latencies. However, memory bandwidth is a scarce shared resource which becomes critical with the increasing core count. ...
Valero Bresó, Alejandro; Miralaei, Negar; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio; Jones, Timothy M.(Institute of Electrical and Electronics Engineers (IEEE), 2016-07)
[EN] Over the lifetime of a microprocessor, the Hot Carrier Injection (HCI) phenomenon degrades the threshold voltage, which causes slower transistor switching and eventually results in timing violations and faulty operation. ...
Navarro Edo, Marta(Universitat Politècnica de València, 2021-09-15)
[ES] Los procesadores multihilo simultáneo están dominando el mercado de la computación
de altas prestaciones. Entre estos procesadores, los que soportan solos dos hilos
(SMT2) están siendo los más implantados en los ...
Furió Novejarque, Clara(Universitat Politècnica de València, 2018-01-08)
[EN]
Real-time systems support a high variety of applications with hard real-time (HRT) constraints or soft (i.e. non-strict) real-time (SRT) constraints. Systems observing HRT constraints must guarantee execution time ...
Puche Lara, José(Universitat Politècnica de València, 2015-09-29)
[ES] Recientemente, las redes ópticas han aparecido como una alternativa a las redes eléctricas dentro del chip, por su bajo consumo, alto ancho de banda, y latencia independiente de la distancia. Sin embargo, el coste ...
Wu, Dezhen(Universitat Politècnica de València, 2021-03-30)
[ES] La computación en la nube (cloud computing) ofrece servicios de computación bajo demanda a través de una red (habitualmente internet). Es un servicio ampliamente utilizado en la actualidad y, por tanto, existe una ...
Checa Muelas, Alberto(Universitat Politècnica de València, 2018-10-10)
[ES] Las Graphics Processing Units o GPU se encuentran ampliamente implantadas en todo tipo de sistemas de cómputo. Es por ello que existe un gran interés entre la academia y la industria en el diseño y mejora de estos ...
Vivas Vivas, Julio Antonio(Universitat Politècnica de València, 2015-03-26)
[ES] Este proyecto se centra en la evaluación de diferentes jerarquías de cache reales
(basadas en los últimos diseños de Intel) en procesadores multinúcleo. Los estudios se
realizan mediante el simulador Multi2Sim para ...
Berger López, Derek Angelo(Universitat Politècnica de València, 2020-12-11)
[ES] Debido a los múltiples simuladores de RISC-V ISA y extensiones abiertas, se realiza un estudio donde se analizan ventajas e inconvenientes de los núcleos más importantes (BOOM, Ariane, Rocket, RiskyOO,¿) haciendo ...
Carmona Vila, Jahel(Universitat Politècnica de València, 2018-01-03)
[ES] En este proyecto se estudian los mecanismos de prebúsqueda en una máquina con
el procesador IBM Power8. Se ejecutan benchmarks SPEC y se estudia el impacto sobre
las prestaciones que ejercen los distintos mecanismos ...
Valero Bresó, Alejandro; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; Duato Marín, José Francisco(ACM, 2013-06)
This work introduces a novel refresh mechanism that leverages
reuse information to decide which blocks should be refreshed in an
energy-aware eDRAM last-level cache. Experimental results show
that, compared to a ...
Puche-Lara, José; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio; Gómez Requena, María Engracia(Springer-Verlag, 2019-10)
[EN] The cache hierarchy of current multicore processors typically consists of one or two levels of private caches per core and a large shared last-level cache. This approach incurs area and energy wasting due to oversizing ...
Pons Escat, Lucía(Universitat Politècnica de València, 2019-07-30)
[ES] La memoria caché de último nivel (LLC) desempeña un papel clave en el rendimiento final del sistema en los procesadores multinúcleo actuales al reducir significativamente la cantidad de accesos a memoria principal. ...
Ubal Tena, Rafael; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; López Rodríguez, Pedro Juan; Duato Marín, José Francisco(Institute of Electrical and Electronics Engineers (IEEE), 2013-05)
Multicore chips are currently dominating the microprocessor market as designs that improve performance and sustain power consumption. However, complex core features must be still considered to provide good performance for ...
Navarro, Marta; Pons-Escat, Lucía; Sahuquillo Borrás, Julio(Institute of Electrical and Electronics Engineers, 2021-01-01)
[EN] Simultaneous multithreading processors are dominating the High Computing Performance market. Among these processors, those supporting only two threads are being the most widely deployed in current systems, thus, only ...
Valero Bresó, Alejandro(Editorial Universitat Politècnica de València, 2013-10-07)
Cache memories have been usually implemented with Static Random-Access Memory
(SRAM) technology since it is the fastest electronic memory technology. However, this
technology consumes a high amount of leakage currents, ...
Power consumption is becoming an increasingly
important component of processor design. As technology node
shrinks both static and dynamic power become more relevant.
This is particularly critical for the cache hierarchy. ...
Yago, Eduardo; Castelló, Pau; Petit Martí, Salvador Vicente; Gómez Requena, María Engracia; Sahuquillo Borrás, Julio(IEEE, 2020-08-28)
[EN] The use of Convolutional Neural Networks (CNN)
has experienced a huge rise over the last recent years and
its popularity has increased exponentially, mainly due to its
application both for image recognition and certain ...
Valero Bresó, Alejandro; Sahuquillo Borrás, Julio; Lorente Garcés, Vicente Jesús; Petit Martí, Salvador Vicente; López Rodríguez, Pedro Juan; Duato Marín, José Francisco(Institute of Electrical and Electronics Engineers (IEEE), 2012-06)
[EN] Cache memories dissipate an important amount of the energy budget in current microprocessors. This is mainly due to cache cells are typically implemented with six transistors. To tackle this design concern, recent ...