Aquesta tesis doctoral s'han dissenyat arquitectures hardware d'alguns subsistemes digitals característics dels sistemes de comunicacions d'elevades prestacions, buscant implementacions optimitzades per als dits sistemes. El treball realitzat s'ha centrat en dues àrees: l'aproximació de funcions elementals, concretament el logaritme i l'arcotangent, i el disseny d'un emulador de canal de soroll Gaussià additiu. Les arquitectures s'han dissenyat en tot moment tenint com a objectiu aconseguir una implementació eficient en dispositius Field Programmable Gate Arrays (FPGAs), a causa del seu ús creixent en els sistemes de comunicacions digitals d'elevades prestacions. Per a l'aproximació del logaritme hem proposat dos arquitectures, una basada en la utilització de taules multipartides i l'altra basada en el mètode de Mitchell sobre el qual afegim dues etapes de correcció: una interpolació lineal per rectes amb pendents potències de dos i mantissa truncada, i una taula per a la compensació de l'error comés per la interpolació per rectes. Una primera arquitectura per a l'aproximació de l'atan(y/x) està basada en el còmput del recíproc de x i en el càlcul de l'arcotangent, utilitzant bàsicament taules Look-up (LUT) multipartides. Esta proposta permet reduir el consum de potència respecte a les millors tècniques recollides en la bibliografia, com les basades en CORDIC. Una segona estratègia per a l'aproximació de l'atan(y/x) està basada en transformacions logarítmiques, que convertixen el càlcul de la divisió de les dues entrades en una senzilla resta i que fan necessari el còmput d'atan(2w). Esta segona estratègia s'ha materialitzat en dues arquitectures, una primera en què tant el logaritme com el càlcul d'atan(2w) s'han implementat amb taules multipartides, combinades amb l'ús de segmentació no-uniforme al càlcul d'atan(2w), i una segona arquitectura que empra la interpolació lineal per trams amb pendents que són potències de dos i taules de correcció. Els resultats obtinguts amb aquesta estratègia milloren els de la primera arquitectura comentada. Dues arquitectures per a l'aproximació de l'arcotangent i una de les del logaritme han donat lloc a tres publicacions en revistes internacionals. També s'han proposat diverses arquitectures per a un generador de soroll blanc Gaussià. Els dissenys estan basats en el mètode de la Inversió, concretament aproximant la funció de distribució acumulada inversa per mitjà d'interpolació polinòmica i segmentació no-uniforme. Estes arquitectures oferixen a la seua eixida una desviació estàndard de ±13.1σ i 13 bits fraccionaris, valors superiors a la pràctica totalitat dels generadors hardware presents en la bibliografia, emprant per a això, en comparació, menys recursos del dispositiu FPGA. Comparades amb les implementacions del canal Gaussià basades en el mètode de la inversió presentades per altres autors, les nostres arquitectures aconseguixen una notable reducció d'àrea eliminant parcial o completament el barrel-shifter. Els resultats relatius a l'emulador de canal Gaussià han sigut enviats a una revista internacional, trobant-se en procés de revisió.