Les xarxes dins d'un xip s'estan convertint en l'element principal dels sistemes multiprocessador. A mesura que augmenta l'escala d'integraci— mŽs elements de c˜mput (processadors) s'inclouen en el mateix xip. Estos components s'interconnecten amb una xarxa dins del xip que ha d'oferir latncies de transmissi— ultra baixes (orde de nanosegons) i amples de banda elevats. El disseny, doncs, d'una xarxa eficient dins del xip juga un paper fonamental. En la present tesi s'analitzen diferents alternatives de disseny de les xarxes en el xip. En particular, es fa œs de la possibilitat d'utilitzar diferents ports d'injecci— des dels processadors a fi d'obtindre diferents millores. En primer lloc, les prestacions augmenten al tindre els processadors distintes alternatives d'injecci— de trˆfic. En segon lloc, augmenta la tolerˆncia a fallades enfront de defectes de fabricaci— (mes importants conforme avana la tecnologia). I en tercer lloc, permet una pol’tica d'apagat de components mŽs agressiva que ens permeta un estalvi significatiu d'energia. Diferents topologies, derivades del mecanisme d'injecci— s—n avaluades en termes de prestacions, cost d'implementaci—, i estalvi de consum. Simuladors espec’fics per a les diferents tcniques han sigut desenrotllats. Cada topologia dissenyada suposa una millora respecte a l'anterior proposta, i per descomptat, tenint en compte les topologies existents. En resum, el nostre esfor c es centra a aconseguir un excelálent comprom’s entre prestacions, consum i tolerˆncia a fallades dins d'una xarxa dins del xip. Per a la primera proposta (la topologia NR-Mesh), s'aconseguixen unes millores en prestacions d'un 75% i fins a un 7% en reducci— de consum com a mitjana, comparat amb la malla 2D (o malla de 2 dimensions). Per a la segŸent proposta, la malla concentrada paral.lela (PC-Mesh), els beneficis en prestacions s—n de fins a un 20%, aix’ com d'un 60% en reducci— de consum, per a un sistema de 32 nodes. A mŽs, quan el trˆfic en la xarxa augmenta, la malla concentrada paral.lela supera a la malla concentrada (C-Mesh), no obstant aix˜, quan el tr‡fic Žs redu•t, la PC-Mesh es comporta exactament igual a la malla concentrada. En la segŸent proposta, que Žs la malla paralálela concentrada homognia (HPC-Mesh), aconseguim una tolerˆncia a fallades completa sense necessitat d'augmentar recursos en la xarxa. Per a trˆfics no excessius, la HPC-Mesh hi Žs prou. No obstant aix˜, quan el trˆfic en la xarxa augmenta significativament, es requerix d'un disseny h’brid entre la PC-Mesh i la HPC-Mesh, el quin Žs la nostra œltima proposta (anomenada HNPC-Mesh). Finalment explorem la malla 2D amb canals exprŽs. Encara que el temps d'execuci— Žs lleugerament inferior al de les nostres propostes, el consum augmenta enormement a causa de l'alt grau d'enllaos dels encaminadors.