



UNIVERSITAT
POLITÈCNICA
DE VALÈNCIA



DEPARTAMENTO
DE INGENIERÍA
ELECTRÓNICA

UNIVERSITAT POLITÈCNICA DE VALÈNCIA

Dpto. de Ingeniería Electrónica

Diseño y evaluación de un inversor multinivel NPC de
400kW para plantas fotovoltaicas con tecnología 1500V

Trabajo Fin de Máster

Máster Universitario en Ingeniería de Sistemas Electrónicos

AUTOR/A: Cervera Roca, Manuel

Tutor/a: Figueres Amorós, Emilio

Cotutor/a: Garcerá Sanfeliú, Gabriel

CURSO ACADÉMICO: 2021/2022

Resumen

El objeto de este proyecto es el diseño y posterior evaluación mediante simulación de un inversor fotovoltaico multinivel de tres niveles en configuración Neutral Point Clamped y conexión a red. La topología NPC está especialmente bien adaptada para plantas fotovoltaicas con tecnología 1500V, tendencia en el sector de la generación fotovoltaica de gran potencia ya que permite reducir la corriente en el campo fotovoltaico respecto a tecnologías de menor tensión, con el consiguiente ahorro en pérdidas energéticas y cableados. Con un inversor NPC de 3 niveles se pueden utilizar módulos IGBT de 1200V, que son los mismos que habitualmente se utilizan en inversores con tensiones de operación inferiores a 900V.

Se ha diseñado la etapa de potencia del inversor, escogiendo los componentes cuyas características se adecuen a los parámetros de funcionamiento de este. También se ha diseñado la etapa de control, con el fin de garantizar la fiabilidad, la eficiencia y el correcto funcionamiento del inversor. El funcionamiento del inversor se ha evaluado mediante simulación llevada a cabo mediante la herramienta PSIM, con la etapa de control implementada digitalmente mediante algoritmos programados en C, con el objetivo de testar los algoritmos en condiciones realistas de funcionamiento.

El trabajo se llevará a cabo en el seno del Grupo de Sistemas Electrónicos Industriales, con una orientación más profesional que investigadora ya que el objetivo del TFM es que el alumno lleve a cabo el proyecto de diseño integral del convertidor, desde el dimensionamiento de la etapa de potencia hasta la concepción de los algoritmos de control del inversor, implementados en C, de manera que conozca y aplique la metodología de diseño de este tipo de sistemas de potencia.

Resum

L'objecte d'aquest projecte es el disseny i posterior avaluació mitjançant simulació d'un inversor fotovoltaic multinivell de tres nivells en configuració Neutral Point Clamped i connexió a xarxa elèctrica. La topologia NPC esta especialment bé adoptada per a plantes fotovoltaiques amb tecnologia 1500V, tendència en el sector de la generació fotovoltaica de gran potencia ja que permet reduir la corrent en el camp fotovoltaic respecte a tecnologies de menys tensió, amb el consegüent estalvi en pèrdues energètiques i cablejats. Amb un inversor NPC de 3 nivells se pot utilitzar mòduls IGBT de 1200V, que son les mateixes que habitualment s'utilitzen en inversors amb tensions d'operació inferiors a 900V.

S'ha dissenyat l'etapa de potencia del inversor, escollint els components les característiques dels quals s'adeqüen als paràmetres de funcionament d'aquest. També s'ha dissenyat l'etapa de control, amb la finalitat de garantir la fiabilitat, l'eficiència i el correcte funcionament de l'inversor. El funcionament de l'inversor s'ha avaluat mitjançant simulació portada a cap mitjançant la ferramenta PSIM, amb l'etapa de control implementat digitalment mitjançant algoritmes programats en C, amb l'objectiu de testar els algoritmes en condicions realistes de funcionament.

El treball s'ha portat a cap en el si del Grup de Sistemes Electrònics Industrials, amb una orientació mes professional que investigadora ja que l'objectiu del TFM es que l'alumne dugui a terme el projecte de disseny integral del convertidor, des del dimensionament de l'etapa de potencia fins a la concepció dels algoritmes de control de l'inversor, implementats en C, de manera que conegui i apliqui la metodologia de disseny d'aquest tipus de sistemes de potencia.

Abstract

The objective of this project is the design and subsequent evaluation by simulation of a multilevel photovoltaic inverter of three levels in Neutral Point Clamped configuration and power grid connection. The NPC topology is specially well adopted for photovoltaic plants with 1500V technology, trend in photovoltaic generation field of high power since it allows to reduce the current of the photovoltaic plant respect to technologies with less voltage, with the consequent saving in energetic losses and wired. With an NPC inverter of three levels you can use IGBT modules of 1200V, the same that habitually are used in inverters with operation voltages less than 900V.

It has been designed the power stage, choosing the components whose characteristics are suitable for the parameters of its functionality. Besides, it has been designed the control stage, with the aim of assure the reliability, the efficiency and the correct operation of the inverter. The operation of the inverter was evaluated by simulation in PSIM tool, with control stage implemented digitally by programming algorithms in C, with the objective of test the algorithms in realistic conditions of operation.

The project will be carried out in the Group of Industrial Electronic Systems, with an orientation more professional than researcher due to the objective of the TFM is that the student carries out the project of the integral inverter design, since the sizing of power stage to the control algorithms of the inverter, implemented in C, so that he knows and apply the methodology of design about this type of power systems.

Índice

| | |
|---|----|
| Capítulo 1. Introducción | 1 |
| 1.1 Inversores solares del segmento 1500V | 6 |
| 1.2 Especificaciones de diseño | 7 |
| Capítulo 2. Etapa de potencia..... | 8 |
| 2.1 Topología..... | 8 |
| 2.2 Selección de componentes..... | 13 |
| 2.2.1 Condensadores DC Link | 13 |
| 2.2.2 Transistores de potencia | 14 |
| 2.2.3 Diodos clamping | 16 |
| 2.3 Simulación térmica..... | 17 |
| 2.4 Protecciones..... | 21 |
| 2.5 Filtro de conexión a red..... | 23 |
| Capítulo 3. Algoritmos de control..... | 36 |
| 3.1 Modelado del inversor | 36 |
| 3.2 Lazos de control..... | 40 |
| 3.2.1 Lazo de corriente..... | 40 |
| 3.2.2 Lazo de tensión..... | 44 |
| 3.2.3 Lazo Neutral - Point Voltage..... | 47 |
| 3.3 Modulación SPWM con inyección del tercer armónico..... | 49 |
| 3.4 PLL | 53 |
| 3.5 Algoritmo de punto de máxima potencia | 58 |
| 3.6 Anti-islanding..... | 59 |
| Capítulo 4. Simulación | 64 |
| 4.1 Dimensionamiento del campo fotovoltaico..... | 64 |
| 4.2 Simulación en PSIM | 68 |
| Capítulo 5. Conclusiones..... | 82 |
| Capítulo 6. Posibles actividades a desarrollar en el futuro | 83 |
| Referencias | 84 |
| ANEXOS | 86 |
| ANEXO 1: Algoritmo de la etapa de control en PSIM..... | 86 |
| ANEXO 2: Algoritmo del sistema anti-islanding en PSIM | 93 |
| ANEXO 3: Diseño del filtro LCL en MATLAB..... | 94 |
| ANEXO 4: Diseño de los lazos de control en MATLAB..... | 97 |

Índice de figuras

| | |
|---|----|
| Figura 1. Listado de los países más contaminantes en 2019. Fuente: [1]..... | 1 |
| Figura 2. Evolución de generación renovable frente a la no renovable en el periodo comprendido entre 4 de noviembre de 2020 a 3 de noviembre de 2021. Fuente: [2]..... | 2 |
| Figura 3. Evolución anual de producción de energía fotovoltaica en España desde 2018, medido en gigavatios por hora (GWh). Fuente: [2]..... | 2 |
| Figura 4. Evolución anual de producción de las fuentes de energía en España desde 2018, medido en %. Fuente: [2] | 3 |
| Figura 5. Central fotovoltaica situada en Mula (Murcia) | 3 |
| Figura 6. Planta fotovoltaica Nuñez de Balboa compuesta por 1.43 millones de paneles solares, situada entre los municipios de Usagre, Hinojosa del Valle y Bienvenida (Badajoz). Fuente: [3]..... | 4 |
| Figura 7. Planta fotovoltaica situada en Sakaka (Arabia Saudita). Fuente: [5] | 5 |
| Figura 8. Estructura de un inversor con la topología <i>Neutral Point Clamped</i> | 8 |
| Figura 9. Esquema de un inversor multinivel NPC de tres niveles trifásico | 10 |
| Figura 10. Funcionamiento del inversor por la fase A para obtener una tensión $V_{AN} = +V_{DC}2V$. 11 | 11 |
| Figura 11. Funcionamiento del inversor por la fase A para obtener una tensión $V_{AN} = 0V$, opción 1 | 11 |
| Figura 12. Funcionamiento del inversor por la fase A para obtener una tensión $V_{AN} = 0V$, opción 2 | 12 |
| Figura 13. Funcionamiento del inversor por la fase A para obtener una tensión $V_{AN} = -V_{DC}2V$. 12 | 12 |
| Figura 14. Representación del valor eficaz de la corriente <i>ICdc</i> | 13 |
| Figura 15. Imagen gráfica del condensador WIMA DC-LINK HC (izquierda) y su esquema de conexionado (derecha) [12]..... | 14 |
| Figura 16. Representación gráfica del transistor CM600DY-24S (izquierda) y su esquema de conexionado (derecha). Fuente: [13]..... | 14 |
| Figura 17. Representación gráfica de la corriente que atraviesa por el IGBT | 15 |
| Figura 18. Representación de la corriente que atraviesa el diodo..... | 16 |
| Figura 19. Representación gráfica del módulo de diodos RM1200DB-34S (izquierda) y su esquema de conexionado (derecha). Fuente: [14]..... | 16 |
| Figura 20. Ventana de Melcosim con la configuración realizada para la simulación térmica | 18 |
| Figura 21. Resultados de la simulación térmica con las potencias que se disipan en cada módulo | 19 |
| Figura 22. Representación de la variación de la potencia disipada de los transistores (izquierda) y de los diodos (derecha) a lo largo de un periodo de conmutación | 20 |
| Figura 23. Representación de la variación de la temperatura de los transistores (izquierda) y de los diodos (derecha) frente a la corriente de salida del inversor | 21 |
| Figura 24. Representación de la variación de la temperatura de los transistores (izquierda) y de los diodos (derecha) frente a la frecuencia de conmutación del inversor | 21 |

| | |
|---|----|
| Figura 25. Representación gráfica del montaje del módulo junto con el disipador y el sensor de temperatura | 22 |
| Figura 26. Curva de derating para el módulo IGBT CM600DY-24S | 22 |
| Figura 27. Esquema del filtro LCL a implementar | 23 |
| Figura 28. Espectro armónico de la tensión por la fase A a la salida del inversor | 24 |
| Figura 29. Ampliación de los armónicos de la tensión por la fase A a la salida del inversor | 25 |
| Figura 30. Diagrama de bode de las funciones de transferencia $ig(s)v_{inv}(s)$ (a) y $ig(s)i_{inv}(s)$ (b) | 27 |
| Figura 31. Normativa IEEE 519 de armónicos en el conexionado a red..... | 28 |
| Figura 32. Diagrama de bode de las funciones de transferencia $ig(s)v_{inv}(s)$ (a) y $ig(s)i_{inv}(s)$ (b) considerando la conexión a una red débil y una red fuerte | 30 |
| Figura 33. Forma de onda de la corriente antes del filtro (i_{inv_A}) y después del filtro (I_a). CASO RED DÉBIL..... | 31 |
| Figura 34. Espectro armónico frecuencial de la corriente antes del filtro (i_{inv_A}) y después del filtro (I_a). CASO RED DÉBIL | 31 |
| Figura 35. Forma de onda de la corriente antes del filtro (i_{inv_A}) y después del filtro (I_a). CASO RED FUERTE | 32 |
| Figura 36. Espectro armónico frecuencial de la corriente antes del filtro (i_{inv_A}) y después del filtro (I_a). CASO RED FUERTE | 33 |
| Figura 37. Espectro armónico de la corriente después de pasar por el filtro LCL con una red débil (a) y una red fuerte (b)..... | 34 |
| Figura 38. Explicación del efecto del filtro LCL para una red débil y una red fuerte | 35 |
| Figura 39. Modelo de conmutación de un inversor de tres niveles con conexión a red | 36 |
| Figura 40. Diagrama de bloques representando las relaciones $id(s)dd(s)$ y $iq(s)dq(s)$ | 41 |
| Figura 41. Diagrama de bloques en lazo cerrado de las funciones $id(s)id_{ref}(s)v_d(s) = 0$ y $iq(s)iq_{ref}(s)v_q(s) = 0$ | 42 |
| Figura 42. Diagrama de bode representando la función de transferencia $Tid(s)$ | 43 |
| Figura 43. Esquema en representación del bus de continua a la entrada del inversor | 44 |
| Figura 44. Diagrama de bloques en lazo cerrado de la función de transferencia $v_{dc}(s)v_{dc_ref}(s)v_{ds} = 0$ | 45 |
| Figura 45. Diagrama de bode representando la función de transferencia $Tv(s)$ | 45 |
| Figura 46. Diagrama de bloques de los lazos de control en su conjunto en ejes d y q aplicado al inversor multinivel del proyecto | 46 |
| Figura 47. Diagrama de bloques en lazo cerrado de la función de transferencia $\Delta v_c(s)\Delta v_c_{ref}(s)$ | 47 |
| Figura 48. Diagrama de bode representando la función de transferencia $TNPV(s)$ | 48 |
| Figura 49. Representación gráfica de la comparativa entre la señal moduladora (senoidal) y las dos señales portadoras (triangular)..... | 50 |

| | |
|---|----|
| Figura 50. Diagrama de bloques en PSIM representando la modulación SPWM con inyección del tercer armónico para el control de un inversor de tres niveles NPC trifásico..... | 51 |
| Figura 51. Representación temporal de las formas de onda de la señal moduladora y las dos portadoras (ventana superior) así como las señales de habilitación de los transistores por una fase | 52 |
| Figura 52. Diagrama de bloques en PSIM del sistema THIPWM para la inyección del tercer armónico | 52 |
| Figura 53. Simulación realizada para el sistema de inyección del tercer armónico | 53 |
| Figura 54. Diagrama de bloques de un SRF-PLL | 54 |
| Figura 55. Diagrama de bode del sistema PLL en lazo abierto..... | 55 |
| Figura 56. Resultados de la simulación del PLL para una red eléctrica de 400V entre fases y 50Hz... | 56 |
| Figura 57. Flujograma del algoritmo de seguimiento del punto de máxima potencia | 58 |
| Figura 58. Representación del funcionamiento del sistema anti-islanding | 59 |
| Figura 59. Bloque del circuito en PSIM donde implementa el sistema anti-islanding..... | 60 |
| Figura 60. Módulo TSM-DE20 de la familia Vertex de Trina Solar | 64 |
| Figura 61. Curvas características del módulo TSM-DE20, corriente vs tensión (izquierda) y potencia vs tensión (derecha). Fuente: [18]..... | 64 |
| Figura 62. Representación del comportamiento en las conexiones entre módulos fotovoltaicos, tanto en serie (arriba) como en paralelo (abajo)..... | 65 |
| Figura 63. Sección del circuito en PSIM representando la instalación fotovoltaica | 66 |
| Figura 64. Circuito creado para el funcionamiento de la instalación fotovoltaica | 67 |
| Figura 65. Simulación realizada en representación de la corriente y de la potencia por cada módulo según la irradiancia | 68 |

Índice de tablas

| | |
|---|----|
| Tabla 1. Especificaciones del condensador WIMA DC-LINK HC escogido | 14 |
| Tabla 2. Especificaciones del transistor CM600DY-24S escogido | 15 |
| Tabla 3. Especificaciones del módulo de diodos RM1200DB-34S escogido | 17 |
| Tabla 4. Resultados de la simulación térmica de Melcosim. (a) Resultados térmicos de los transistores. (b) Resultados térmicos de los diodos | 19 |
| Tabla 5. Secuencia de las señales de disparo de los transistores a implementar | 49 |
| Tabla 6. Tiempos de desconexión de la red en caso de variaciones de tensión | 60 |
| Tabla 7. Tiempos de desconexión de la red en caso de variaciones de frecuencia | 60 |
| Tabla 8. Características técnicas del módulo solar TSM-DE20 elegido para el proyecto..... | 65 |
| Tabla 9. Representación de los parámetros de la instalación fotovoltaica a implementar, realizado en la hoja de cálculo Excel..... | 66 |

Capítulo 1. Introducción

Antes de abordar el diseño del inversor, quisiera poner en contexto el estado de las energías renovables en todo el mundo. En el momento de la redacción de este punto se está celebrando en la ciudad de Glasgow (Escocia) la cumbre del clima (COP26) que reúne a la gran mayoría de los países del mundo con el fin de acordar medidas para frenar el calentamiento global. Destaca la ausencia de dos de los países más contaminantes del mundo: China y Rusia. Esto es debido a la baja predisposición de ambos países en aprobar políticas que ayuden a rebajar el fenómeno del cambio climático.




Figura 1. Listado de los países más contaminantes en 2019. Fuente: [1]

De la cumbre se acordó varios objetivos ambiciosos: frenar la subida de la temperatura global a 1.5°C antes del año 2030, reducir la emisión a nivel mundial del metano (uno de los mayores contaminantes) y frenar la deforestación.

Estos acuerdos son importantes de cara al futuro a corto plazo, pero también no se debe perder de vista la importancia de fomentar la generación de energías verdes para el suministro eléctrico. No depender en gran medida del carbón o la energía nuclear es clave para revertir la situación actual. Es por ello que cobra más importancia la generación de energías fotovoltaica, hidráulica, eólica mareomotriz y demás. Como se muestra en la **Figura 2**, las energías renovables van por buen camino ya que hay algunos tramos temporales donde la generación de electricidad a partir de energías renovables es mayor que la que produce el carbón o la energía nuclear.




Figura 2. Evolución de generación renovable frente a la no renovable en el periodo comprendido entre 4 de noviembre de 2020 a 3 de noviembre de 2021. Fuente: [2]

Si profundizamos en la energía fotovoltaica, en los últimos años su producción está al alza. En la **Figura 3**, se observa la evolución de su generación desde 2018, extraída de la página oficial de Red Eléctrica de España:




Figura 3. Evolución anual de producción de energía fotovoltaica en España desde 2018, medido en gigavatios por hora (GWh). Fuente: [2]

Sin embargo, esta evolución no se percibe en gran medida si comparamos en conjunto con las demás fuentes de energía, como determina la siguiente figura:




Figura 4. Evolución anual de producción de las fuentes de energía en España desde 2018, medido en %. Fuente: [2]

La **Figura 4** dictamina que la energía fotovoltaica queda como una generación residual de toda la energía consumida en España. Además, la energía nuclear y, en menor medida, el carbón aún sigue teniendo un gran peso en el consumo energético nacional.

Sin embargo, la energía fotovoltaica es una solución que se recurre cada vez con más frecuencia. Esto se debe a su gran versatilidad en la construcción de instalaciones, que van desde instalaciones domesticas con pocos kilovatios de potencia a grandes parques fotovoltaicos de cientos de megavatios. Un ejemplo de un parque fotovoltaico se muestra en la **Figura 5**, donde el campo fotovoltaico situado en Mula permite generar hasta 494 megavatios (MW) de potencia:



Figura 5. Central fotovoltaica situada en Mula (Murcia)

Otra causa del auge en las instalaciones fotovoltaicas viene provocada por el aumento del precio de la luz desde verano del año 2020. Esto es debido principalmente por dos razones: el aumento del coste por emitir dióxido de carbono (CO₂) y el aumento del precio del gas natural.

Introducción

Este fenómeno está posibilitando un aumento del número de instalaciones fotovoltaicas, tanto en el ámbito doméstico como en el ámbito industrial. De esta manera, se consigue una reducción de la factura de la luz al final de mes, pero, al mismo tiempo, se logra la independencia de las energías contaminantes como son los combustibles fósiles o la energía nuclear.

Profundizando en los parques fotovoltaicos comentado anteriormente, para su funcionamiento es necesario una serie de inversores que permita recoger toda la tensión continua que entrega los módulos para después transformarlo en tensión alterna, destinada al consumo. Por otro lado, no se trabaja con un único inversor para todo un campo fotovoltaico como la **Figura 5**; tendría que soportar unas tensiones y unas corrientes tan elevadas que dañarían los componentes. Como solución a este problema, se introduce un número de inversores, dependiendo de la capacidad del campo fotovoltaico, de manera que se conecta a cada inversor una llamada subinstalación compuesta por un número reducido de paneles fotovoltaicos. De esta manera, el inversor sí puede trabajar correctamente pues la subinstalación entrega menos tensión y menos corriente que un campo fotovoltaico entero.

Un ejemplo de esta distribución de inversores se encuentra en la planta fotovoltaica Nuñez de Balboa del grupo Iberdrola, funcionando desde 2020:



Figura 6. Planta fotovoltaica Nuñez de Balboa compuesta por 1.43 millones de paneles solares, situada entre los municipios de Usagre, Hinojosa del Valle y Bienvenida (Badajoz). Fuente: [3]

Actualmente este campo fotovoltaico es el más grande de Europa, con una capacidad de 500 megavatios y permite abastecer cerca de 250000 hogares de las áreas próximas. Para dar forma a esta instalación, se implementó 115 inversores modelo HEC-US V1500 de la empresa Power Electronics [4], que permite conectar por el lado de continua una tensión máxima de 1500V. De esta manera, el campo no se compone de un conjunto único de paneles solares, sino que está compuesto por subinstalaciones, cada una conectada con su propio inversor.

Otra planta fotovoltaica que se puede encontrar está situada en la localidad de Sakaka, en Arabia Saudita. Esta planta tiene una potencia instalada de 300MW y permite generar electricidad suficiente para 45000 hogares. Para su instalación se empleó el inversor SUN2000-90KTL-H2 de la marca Huawei y, al igual que la planta de Badajoz, tiene una tensión máxima de 1500V.



Figura 7. Planta fotovoltaica situada en Sakaka (Arabia Saudita). Fuente: [5]

En la **Figura 7**, lo que hicieron fue dividir el campo fotovoltaico en diferentes secciones, cada una de ellas dimensionada para proporcionar una tensión máxima de 1500V donde trabajará con la tensión en el punto de máxima potencia y la corriente proporcionada por los paneles solares.

La intención de exponer ambos campos fotovoltaicos es saber cómo trabajan los inversores. Estos inversores están repartidos por toda la zona fotovoltaica, ligado a un número determinado de paneles solares. Esta es la tendencia actual en el mundo fotovoltaico. Por otro lado, el inversor normalmente trabaja con una tensión máxima de 1500V. Se emplea esta tensión porque tiene una serie de características que hace que sea óptima:

- Al aumentar la tensión del campo fotovoltaico, se reduce la corriente que circula para la misma potencia
- Gracias a la reducción de la corriente, el cableado se vuelve menos complejo
- La tensión en el punto de máxima potencia es mayor con respecto a la tecnología 1000V
- Cuanta más tensión soporta el inversor, más reducido será el número de componentes necesarios
- Se necesita más paneles solares conectados en serie para proporcionar más tensión, pero al mismo tiempo se reduce el número de strings
- Menor instalación de cajas para la distribución de la energía
- Al necesitar menos instalación y menos mano de obra, se reduce el coste de generar energía (LCOE)

1.1 Inversores solares del segmento 1500V

Como se ha examinado anteriormente, en los campos fotovoltaicos con una potencia instalada de cientos de megavatios, la tendencia actual es emplear inversores con una tensión máxima de 1500V. En este apartado se despliega una comparativa de inversores de cinco marcas diferente cuya tensión máxima de trabajo es 1500V. El objetivo es extraer sus principales características para confeccionar una idea del diseño del inversor que se realizará en este proyecto:

- PVS 2600 series de la compañía Gamesa [6]
 - Rango de tensiones a la entrada de continua: 900V - 1500V
 - Rango de tensiones para el punto de máxima potencia (MPPT): 900V – 1300V
 - Máxima corriente en la entrada de continua: 1468A para una temperatura del inversor de 25°C
 - Potencia aparente a la salida de alterna: 2600kVA para una temperatura del inversor de 25°C
 - Frecuencia a la salida de alterna: 50 / 60 Hz
 - Distorsión armónica total de la corriente a la salida de alterna: <3% (normativa IEEE 519)

- MAX 253KTL3-X HV de la compañía Growatt [7]
 - Rango de tensiones a la entrada de continua: 500V - 1500V
 - Rango de tensiones para el punto de máxima potencia (MPPT): 500V – 1500V
 - Máxima corriente en la entrada de continua: 450A (30A x 15 entradas MPPT)
 - Potencia aparente a la salida de alterna: 253kVA para una temperatura del inversor de 30°C
 - Tensión nominal a la salida de alterna: 800V (640V – 920V)
 - Frecuencia a la salida de alterna: 50 / 60 Hz
 - Distorsión armónica total de la corriente a la salida de alterna: <3% (normativa IEEE 519)
 - Factor de potencia ajustable: 0.8 *leading* (corriente adelantada respecto a la tensión) a 0.8 *lagging* (corriente retrasada respecto a la tensión)

- HEC-USV1500, referencia FS1275CU15, de la compañía Power Electronics [8]
 - Rango de tensiones a la entrada de continua: 1100V - 1500V
 - Rango de tensiones para el punto de máxima potencia (MPPT): 976V – 1310V
 - Máxima corriente en la entrada de continua: 2320A
 - Potencia activa a la salida de alterna: 1530kW para una temperatura del inversor de 25°C
 - Tensión nominal a la salida de alterna: 690V ±10%
 - Frecuencia a la salida de alterna: 60Hz
 - Distorsión armónica total de la corriente a la salida de alterna: <3% (normativa IEEE 519)
 - Factor de potencia: 0.0 (*leading* y *lagging*) con inyección de potencia reactiva por la noche

Implementado para la construcción del campo fotovoltaico Nuñez de Balboa. Actualmente está obsoleto.

- SUN2000-90KTL-H2 de la compañía Huawei [9]
 - Rango de tensiones a la entrada de continua: 650V - 1500V
 - Rango de tensiones para el punto de máxima potencia (MPPT): 600V – 1500V
 - Máxima corriente en la entrada de continua: 198A (33A x 6 entradas MPPT)
 - Potencia activa a la salida de alterna: 90kW para una temperatura del inversor de 50°C
 - Tensión nominal a la salida de alterna: 800V
 - Frecuencia a la salida de alterna: 50 / 60 Hz
 - Distorsión armónica total de la corriente a la salida de alterna: <3% (normativa IEEE 519)
 - Factor de potencia ajustable: 0.8 *leading* a 0.8 *lagging*

Implementado para la construcción del campo fotovoltaico en Sakaka (Arabia Saudita).

- 1170TL B450 de la compañía Ingecon [10]
 - Tensión máxima a la entrada de continua: 1500V
 - Rango de tensiones para el punto de máxima potencia (MPPT): 645V - 1300V
 - Máxima corriente en la entrada de continua: 1870A (de 40A a 350A en cada entrada)
 - Potencia aparente a la salida de alterna: 1169kVA para una temperatura del inversor de 30°C
 - Tensión nominal a la salida de alterna: 450V
 - Frecuencia a la salida de alterna: 50 / 60 Hz
 - Distorsión armónica total de la corriente a la salida de alterna: <3% (normativa IEEE 519)
 - Factor de potencia ajustable: 0 a 1, tanto *leading* como *lagging*.

Como se ha visto en la enumeración anterior, ciertos parámetros son similares. Por tanto, ya se puede establecer unos criterios de diseño para el inversor atendiendo a las cualidades de los que hay actualmente en el mercado.

1.2 Especificaciones de diseño

Para el diseño del inversor que se llevará a cabo a continuación, se establece las siguientes especificaciones:

- Potencia nominal del inversor (P_{inv}): 400kW
- Tensión máxima por el bus de continua (V_{DC}): 1500V
- Rango de tensiones MPPT (V_{MPPT}): 1000V - 1200V
- Tensión nominal entre fases de la red eléctrica (V_{FF}): 400Vrms
- Tensión nominal entre fase y neutro de la red eléctrica (V_{FN}): 230Vrms
- Frecuencia a la salida de alterna (f_o): 50Hz
- Frecuencia de conmutación (f_{sw}): 4kHz
- Distorsión armónica total de la corriente a la salida de alterna (THD_i): <3%, cumpliendo con la normativa IEEE 519
- Factor de potencia ajustable (PF): 0.5 inductivo – 0.5 capacitivo, según el procedimiento de operación 12.3 para instalaciones fotovoltaicas con conexión a red [11]

Capítulo 2. Etapa de potencia

En este segundo capítulo, se plasmará el seguimiento realizado para el diseño de la etapa de potencia del inversor. Comenzará con una exposición de la topología empleada para la etapa de potencia. Seguidamente, se muestra el proceso llevado a cabo para la selección de los componentes, así como mostrar sus principales características. Posteriormente, se explicará las protecciones implementadas para proteger los semiconductores. Este capítulo termina con el diseño del filtro de conexión a la red.

2.1 Topología

Para empezar a diseñar la etapa de potencia, es necesario conocer de antemano la estructura donde se situará los elementos de la circuitería. En este proyecto se ha optado por seguir una topología común entre los inversores del ámbito fotovoltaico como es la llamada *Neutral Point Clamped Inverter* o, por sus siglas, *NPC*. Esta estructura tiene la forma como la que se muestra en la **Figura 8**:




Figura 8. Estructura de un inversor con la topología *Neutral Point Clamped*

Los elementos que intervienen en esta topología son los siguientes:

- Dos condensadores conectados al bus de continua (C_{dc_1} y C_{dc_2}). Actúan como almacenadores de tensión proveniente de la instalación fotovoltaica, conectada a la entrada del propio inversor
- Cuatro elementos semiconductores (Tr1, Tr2, Tr3, Tr4), conocidos como *Insulated Gate Bipolar Transistor* o *IGBT*. Estos transistores actúan como interruptores y permiten (o no) la circulación de corriente por el inversor mediante unas señales de habilitación (G_1 , G_2 , G_3 y G_4). Estos cuatro elementos vienen acompañados por un diodo cada uno, conectado en antiparalelo. Gracias a estos diodos, se consigue una circulación bidireccional de la corriente a través de los mismos
- Dos diodos *clamping* (Di1, Di2), conectados desde el punto común de conexión de los dos condensadores a los transistores. Estos dos diodos tienen una importancia clave pues actúan como recortadores de tensión del bus de continua, permitiendo trabajar a

Etapa de potencia

la mitad de la tensión de continua ($\frac{V_{DC}}{2}$). Se trata de dos diodos especializados en trabajar a altas tensiones.

Las principales características de una topología NPC son las siguientes:

- Reducción de la tensión que deben soportar los interruptores. Esto es debido a que cada interruptor no soporta $\pm V_{DC}$, soporta la mitad de la tensión por el bus de continua, $\pm \frac{V_{DC}}{2}$
- Reducción de la distorsión armónica de tensión y corriente a la salida del inversor. Como consecuencia se logra una reducción del dimensionamiento del filtro de conexión a red.
- La forma de onda de la tensión de salida es escalonada, obteniendo una mayor aproximación a una sinusoidal ideal
- Permite trabajar con frecuencias de conmutación elevadas
- Alta eficiencia del inversor, de hasta un 98%. Esto se debe a la baja existencia de potencia reactiva que genera el inversor

Sin embargo, también tiene algunos inconvenientes a tener en cuenta:

- Alto número de componentes electrónicos, a diferencia de otras tipologías existentes
- Al haber un mayor número de transistores, el sistema de control se vuelve más complejo
- Desequilibrio en las pérdidas de los interruptores: altas en los interruptores Tr1 y Tr4 y bajas en los interruptores Tr2 y Tr3
- Un requisito indispensable es el correcto equilibrio de tensiones en el punto común de conexión de los condensadores. Cualquier inductancia parásita que se introduzca dará lugar a una corriente de fuga

Para el inversor del proyecto, se diseñará con una potencia nominal de 400kW. El esquema del inversor multinivel revelado en la **Figura 8** no es capaz de trabajar a esta potencia. Dicho esquema es aplicable a inversores de tres niveles monofásico, de poca potencia (hasta 5-6kW). Para este caso, se trabajará con un inversor de tres niveles trifásico donde cada una de las tres fases está construida según la **Figura 8**:

Etapa de potencia




Figura 9. Esquema de un inversor multinivel NPC de tres niveles trifásico

Como se puede deducir de la última figura, se introduce una tensión continua V_{DC} a la entrada del inversor. A la salida se extraen las corrientes I_A , I_B e I_C de cada una de las tres fases que compone. Por otro lado, al haber más transistores se necesitará más señales de habilitación por lo que el diseño de la etapa de control se vuelve más compleja.

El funcionamiento del inversor multinivel depende principalmente del estado de conmutación en el que se encuentre los transistores por cada rama. Como se dijo en su momento, se trabajará con un inversor de tres niveles. Esto significa que se obtiene tres valores de tensión diferentes a la salida. Se procede a explicar cada caso de funcionamiento en la siguiente enumeración. Para simplificar, se basará en el esquema de una fase, idéntica a la mostrada en la **Figura 8**.

➤ Caso 1: $V_{AN} = +\frac{V_{DC}}{2}V$

Para obtener una tensión a la salida del inversor de valor $+\frac{V_{DC}}{2}V$, debe conducir los transistores Tr1 y Tr2, dejando los transistores Tr3 y Tr4 bloqueados, obteniendo la tensión en bornes del condensador C_{dc_1} . Por otro lado, el inversor está conectado a la red eléctrica por lo que posibilita la circulación de la corriente desde el inversor hacia la red eléctrica:

Etapa de potencia




Figura 10. Funcionamiento del inversor por la fase A para obtener una tensión $V_{AN} = +\frac{V_{DC}}{2}V$

➤ Caso 2: $V_{AN} = 0V$

Para este caso de funcionamiento, existe dos posibles opciones. Aquí entra en juego los diodos clamping Di1 y Di2 donde, dependiendo de los estados de habilitación de los transistores Tr2 y Tr3, conducirá uno u otro. Las dos opciones mencionadas son las siguientes:

Opción 1:

En esta opción, solamente está habilitado el transistor Tr2, por lo que la corriente queda contenida en el lazo posibilitado por la conducción del diodo Di1:




Figura 11. Funcionamiento del inversor por la fase A para obtener una tensión $V_{AN} = 0V$, opción 1

Etapa de potencia

Opción 2:

Para esta opción, está habilitado el transistor Tr3, de manera que la corriente cambia de sentido, provocando la conducción del diodo Di2 y el paso a bloqueo del diodo Di1:




Figura 12. Funcionamiento del inductor por la fase A para obtener una tensión $V_{AN} = 0V$, opción 2

➤ Caso 3: $V_{AN} = -\frac{V_{DC}}{2}V$

En el tercer nivel de tensión, los transistores Tr3 y Tr4 están habilitados, provocando que el flujo de corriente cambie de sentido. Esto hace que la tensión V_{AN} sea la tensión inversa en bornes del condensador $C_{dc,2}$ del bus DC.




Figura 13. Funcionamiento del inductor por la fase A para obtener una tensión $V_{AN} = -\frac{V_{DC}}{2}V$

2.2 Selección de componentes

Para materializar la etapa de potencia del inversor, es necesario hacer un estudio con el fin de seleccionar aquellos componentes óptimos para las condiciones de funcionamiento del proyecto. En este caso, se ha distribuido en tres subapartados: condensadores DC Link, transistores de potencia y diodos clamping.

2.2.1 Condensadores DC Link

Además de los transistores, otro elemento fundamental en la etapa de potencia es el banco de condensadores situado en el punto de conexión entre la instalación fotovoltaica y el inversor. Este tipo de condensadores se le conoce como condensadores *DC Link*. El objetivo es que pueda soportar la corriente de alta frecuencia que atraviesa por la rama donde están situados, así como proporcionar un filtrado de la corriente continua que entrega la instalación fotovoltaica. Mediante simulación se conoce cuanta corriente atraviesa dichos condensadores, plasmado en la siguiente figura:




Figura 14. Representación del valor eficaz de la corriente I_{Cdc}

El valor en régimen permanente de la corriente eficaz que atraviesa los condensadores es de 326A. Como resultado de esta simulación, se debe obtener dos condensadores DC Link que puedan soportar este último valor de corriente.

Para este proyecto se ha optado por implementar en total cuatro condensadores DC Link de la marca WIMA, haciendo una conexión en paralelo de dos condensadores, de la misma manera que los otros dos condensadores resultantes. Al estar dos condensadores conectados en paralelo, la corriente que debe soportar cada condensador se reduce a la mitad:

$$I_{Cdc_paralelo} = \frac{I_{Cdc_rms}}{2} = 163A \quad (1)$$

En concreto el tipo de condensador empleado pertenece a la familia WIMA DC-LINK HC [12] y entre sus aplicaciones permite trabajar como etapa de capacitancia actuando como intermediario en un convertidor de alta potencia.

Etapa de potencia




Figura 15. Imagen gráfica del condensador WIMA DC-LINK HC (izquierda) y su esquema de conexionado (derecha) [12]

Sus características eléctricas son las que se detalla en la siguiente tabla:

| CARACTERISTICAS ELECTRICAS | | | |
|----------------------------|----------------------------------|-------|-----------|
| Símbolo | Descripción | Valor | Ud |
| $V_{DC(max)}$ | Voltaje en DC máxima | 900 | V |
| C_N | Capacidad nominal | 2600 | μF |
| $I_{rms(max)}$ | Corriente eficaz máxima | 180 | A |
| $I_{pico(max)}$ | Corriente de pico máxima | 6.1 | kA |
| ESR | Resistencia en serie equivalente | 0.3 | $m\Omega$ |

Tabla 1. Especificaciones del condensador WIMA DC-LINK HC escogido

Como se puede observar en la **Tabla 1**, la corriente máxima que puede soportar el condensador es de 180A. Como se vio en la simulación, por la rama donde se encuentra los condensadores pasará una corriente de 326A, por lo que se introduce otro condensador conectado en paralelo. De esta manera se logra un incremento de la corriente máxima soportable, pasando a ser de 360A. La capacitancia total de los dos condensadores conectado en paralelo pasará a ser el doble, es decir, de valor 5200 μF .

2.2.2 Transistores de potencia

Como se ha visto en el apartado anterior, es necesario emplear unos componentes semiconductores llamados IGBT. Son unos transistores especializados en trabajar a mucha potencia sin deteriorarse ni sufrir pérdidas en su fiabilidad. Para que funcione correctamente estos transistores de potencia, debe cumplir unas prestaciones como se ha visto en el apartado 1.2 *Especificaciones de diseño*. En este proyecto, se ha optado por el transistor de potencia CM600DY-24S de la marca Mitsubishi Electric [13]. Entre las aplicaciones de este transistor, según el datasheet del fabricante, se encuentra la utilización del componente en inversores de tres niveles, por lo que es adecuado para el proyecto.




Figura 16. Representación gráfica del transistor CM600DY-24S (izquierda) y su esquema de conexionado (derecha). Fuente: [13]

Etapa de potencia

Por otro lado, sus principales características eléctricas son las que se detalla en la siguiente tabla:

| VALORES MÁXIMOS | | | |
|----------------------------|--|--|----|
| Símbolo | Descripción | Valor | Ud |
| V_{CES} | Tensión colector-emisor | 1200 | V |
| V_{GES} | Tensión puerta-emisor | ± 20 | V |
| I_C | Corriente del colector | 600 | A |
| I_{CRM} | Corriente de pico del colector | 1200 | A |
| P_{tot} | Potencia disipada total (temperatura de componente 25°C) | 4050 | W |
| $T_{j,max}$ | Máxima temperatura de unión | 175 | °C |
| $T_{c,max}$ | Máxima temperatura de la capsula | 125 | °C |
| CARACTERÍSTICAS ELECTRICAS | | | |
| $V_{GE(th)}$ | Voltaje umbral puerta-emisor | 6.00 (típico) | V |
| V_{CEsat} | Voltaje de saturación colector-emisor | 1.85 (valor típico, temperatura de unión 25°C) | V |
| C_{ies} | Capacidad de entrada | 60 | nF |
| C_{oes} | Capacidad de salida | 12 | nF |
| C_{res} | Capacidad de transferencia inversa | 1 | nF |

Tabla 2. Especificaciones del transistor CM600DY-24S escogido

Posteriormente, se realiza una simulación con el circuito del inversor para comprobar cuanta corriente pasa por un transistor:




Figura 17. Representación gráfica de la corriente que atraviesa por el IGBT

Como se puede observar en la **Figura 17**, la corriente que atraviesa por el transistor tiene de valor de pico 815.65A mientras que la corriente media es de valor 114A. Si se compara con la **Tabla 2**, se observa que está dentro de los márgenes permitidos al ser $815.65A < I_{CRM} = 1200A$ y $114A < I_C = 600A$.

Etapa de potencia

2.2.3 Diodos clamping

Por último, queda por dimensionar los diodos clamping. Estos diodos, como se vio en su momento, actúan como recortadores de tensión, permitiendo que cada transistor soporte la mitad de la tensión continua V_{DC} . Para ello, se ha simulado la evolución temporal de la corriente que atraviesa por uno de los dos (la corriente por el otro diodo esta desplazada un semiperiodo):




Figura 18. Representación de la corriente que atraviesa el diodo

El diodo seleccionado debe soportar una corriente de pico de 815.27A y una corriente media de 137.91A. Una vez conocidos ambos requisitos, se ha escogido el módulo de diodos RM1200DB-34S también de la marca Mitsubishi [14]:



Figura 19. Representación gráfica del módulo de diodos RM1200DB-34S (izquierda) y su esquema de conexión (derecha). Fuente: [14]

Etapa de potencia

Las características eléctricas del módulo se encuentran detalladas en la siguiente tabla:

| VALORES MÁXIMOS | | | |
|-----------------|------------------------------|-------|----|
| Símbolo | Descripción | Valor | Ud |
| V_{RRM} | Tensión de pico en inverso | 1700 | V |
| V_R | Tensión DC en inverso | 1200 | V |
| I_F | Corriente DC en directo | 1200 | A |
| I_{FSM} | Corriente de pico en directo | 20800 | A |
| $T_{j,max}$ | Máxima temperatura de unión | 150 | °C |

Tabla 3. Especificaciones del módulo de diodos RM1200DB-34S escogido

Atendiendo a los parámetros máximos permisibles del módulo, se observa que permite trabajar en las condiciones de trabajo del inversor al ser $815.27A < I_{FSM} = 20800A$ y $137.91A < I_F = 1200A$.

2.3 Simulación térmica

Antes de la puesta a punto del módulo de transistores y del módulo de diodos anteriormente expuestos, un procedimiento importante es comprobar su comportamiento térmico frente a las condiciones de trabajo del propio inversor.

Para empezar, se ha empleado la simulación térmica recomendada por el fabricante de semiconductores Mitsubishi para componentes de alta potencia [15]. Consiste en una aplicación llamada *Melcosim* donde se introduce la topología del inversor, el modelo del componente semiconductor y los parámetros de simulación. El fabricante se basa la simulación térmica en unas ecuaciones proporcionadas y expuestas a continuación:

$$P_{DC(IGBT)} = \sum_{phase=0}^{2\pi} (I_C \times V_{CE(sat)@I_C} \times Duty(on)) \quad (2)$$

$$P_{DC(FWDi)} = \sum_{phase=0}^{2\pi} (I_C \times V_{EC@I_C} \times Duty(off)) \quad (3)$$

$$P_{SW(IGBT)} = \sum_{phase=0}^{2\pi} (E_{on@I_C} + E_{off@I_C}) \quad (4)$$

$$P_{SW(FWDi)} = \sum_{phase=0}^{2\pi} E_{rr@I_C} \quad (5)$$

Como se observa en las ecuaciones, las pérdidas de potencia que se genera en cada transistor y en cada diodo en antiparalelo son producidas debido a la corriente que atraviesa, la tensión en bornes del mismo, su ciclo de trabajo y la energía producida en cada conmutación.

Etapa de potencia

Para las especificaciones del inversor, se ha configurado la aplicación Melcosim de la siguiente manera:

I Type NPC (1)

EN English Data Sheet
JP Japanese Data Sheet

Common Conditions

Keep Conditions

Vcc V

Io Arms

PF

M

Fc kHz

Fo Hz

Ts °C

Tj max °C

EN JP

RM1200DB-34S

Data @ Tj = °C

EN JP

CM600DY-24S

Data @ Tj = °C

EN JP

CM600DY-24S

Data @ Tj = °C

Tr1 Conditions

Rg(on) Ω

Rg(off) Ω

EN JP

CM600DY-24S

Data @ Tj = °C

Tr2 Conditions

Rg(on) Ω

Rg(off) Ω

EN JP

CM600DY-24S

Data @ Tj = °C

Tr3 Conditions

Rg(on) Ω

Rg(off) Ω

EN JP

CM600DY-24S

Data @ Tj = °C

Tr4 Conditions

Rg(on) Ω

Rg(off) Ω

Figura 20. Ventana de Melcosim con la configuración realizada para la simulación térmica

Se ha seleccionado una topología de inversor multinivel de tres niveles en configuración NPC, como se muestra en la **Figura 20**. La tensión V_{CC} es la máxima tensión dentro del rango MPPT del inversor, en este caso 1200V.

Por otro lado, la corriente I_o es la corriente de salida del inversor y viene del siguiente cálculo:

$$I_o(rms) = \frac{P_{inv}}{\sqrt{3} \times V_{FF}} = \frac{400000}{\sqrt{3} \times 400} = 577.35 \text{ Arms} \quad (6)$$

$$I_o \text{ MELCOSIM} = I_o(rms) \times 1.15 = 664 \text{ A} \quad (7)$$

Donde P_{inv} es la potencia nominal del inversor y V_{FF} la tensión entre fases a la salida del inversor. Por otro lado, se ha aplicado un factor de seguridad en el valor final, de un 15%.

Los demás parámetros introducidos son conocidos, como la frecuencia de conmutación de los semiconductores f_c de 4kHz, una temperatura de componente T_s de 100°C y las resistencias conectadas a la puerta de cada transistor R_g , de valor normalizado 1Ω.

Etapa de potencia

El resultado de la simulación térmica permite visualizar las potencias que disipa cada módulo seleccionado:




Figura 21. Resultados de la simulación térmica con las potencias que se disipan en cada módulo

Por otro lado, la aplicación permite obtener los resultados térmicos por cada transistor y diodo, recogidos en la siguiente tabla:

| | Tr1 | Tr2 | Tr3 | Tr4 | Ud. |
|----------------------------|--------|--------|--------|--------|-----|
| Potencia total | 813.43 | 628.10 | 628.10 | 813.43 | W |
| Potencia DC | 515.96 | 628.10 | 628.10 | 515.96 | W |
| Potencia SW | 297.47 | 0.00 | 0.00 | 297.47 | W |
| Potencia SW (on) | 156.03 | 0.00 | 0.00 | 156.03 | W |
| Potencia SW (off) | 141.44 | 0.00 | 0.00 | 141.44 | W |
| T_j (ave) | 144.73 | 134.54 | 134.54 | 144.73 | °C |
| T_j (max) | 164.18 | 148.55 | 148.55 | 164.18 | °C |

(a)

| | Di1 | Di2 | Di3 | Di4 | Di5 | Di6 | Ud. |
|----------------------------|--------|--------|--------|--------|--------|--------|-----|
| Potencia total | --- | --- | --- | --- | 398.62 | 398.62 | W |
| Potencia DC | --- | --- | --- | --- | 81.53 | 81.53 | W |
| Potencia SW | --- | --- | --- | --- | 317.08 | 317.08 | W |
| T_j (ave) | 114.64 | 111.30 | 111.30 | 114.64 | 117.53 | 117.53 | °C |
| T_j (max) | 114.64 | 111.30 | 111.30 | 114.64 | 119.63 | 119.63 | °C |

(b)


Tabla 4. Resultados de la simulación térmica de Melcosim. (a) Resultados térmicos de los transistores. (b) Resultados térmicos de los diodos

Como se puede visualizar en la **Tabla 4**, los transistores más críticos (Tr1 y Tr4) dan como resultado una temperatura de funcionamiento media de 144.73°C. Para el modelo de transistor elegido, la temperatura de funcionamiento máxima, según la hoja de características del fabricante, es de 175°C. Esto significa que existe un margen de seguridad desde la temperatura de funcionamiento con el semiconductor trabajando en condiciones normales hasta el límite de la capacidad térmica del mismo. Con esto determina que el transistor, en las condiciones de trabajo del inversor a diseñar, no tendrá problemas de funcionamiento en el apartado térmico.

Etapa de potencia

Mismo comentario se puede hacer con los diodos Di5 y Di6 ya que la temperatura de unión tiene como valor medio de 117.53°C, por debajo de la temperatura de unión máxima recomendada por el fabricante, 150°C.

La aplicación de Melcosim también tiene la posibilidad de ofrecer curvas de funcionamiento acerca de los componentes electrónicos que interviene en la topología escogida. Un ejemplo es la siguiente curva donde representa las pérdidas de potencia existentes a lo largo de un periodo



de conmutación:

Figura 22. Representación de la variación de la potencia disipada de los transistores (izquierda) y de los diodos (derecha) a lo largo de un periodo de conmutación

Como se puede observar en la **Figura 22**, durante el primer semiperiodo de conmutación, los elementos que generan más potencia disipada son los transistores Tr1, Tr2, así como el diodo Di5. Tal como se vio en el apartado donde explica el funcionamiento de la topología, estos elementos son los que están en funcionamiento. Por otro lado, cuando se pasa al segundo semiperiodo, los elementos que empiezan a funcionar son los transistores Tr3, Tr4 y el diodo Di6. Estas curvas representan la cantidad de potencia que se pierde en forma de calor de los componentes electrónicos.

Otros fenómenos interesantes que se pueden extraer del programa es la variación de la temperatura del componente frente a la corriente de fase a la salida del inversor o incluso de la frecuencia de conmutación:




Figura 23. Representación de la variación de la temperatura de los transistores (izquierda) y de los diodos (derecha) frente a la corriente de salida del inversor




Figura 24. Representación de la variación de la temperatura de los transistores (izquierda) y de los diodos (derecha) frente a la frecuencia de conmutación del inversor

Observando las Figuras 23 y 24, se llega a la siguiente conclusión: un aumento tanto de la corriente a la salida del inversor como la frecuencia de conmutación a la que trabajan los transistores repercute en un aumento importante de la temperatura de unión de los componentes empleados.

2.4 Protecciones

Todo equipo basado en electrónica de potencia tiene una parte importante: las protecciones. Estas protecciones se encargan de proteger al equipo frente a cualquier anomalía indeseada que pueda surgir a lo largo del tiempo de funcionamiento. Estas protecciones suelen ser pasivas, es decir, si detecta una anomalía, él mismo se encarga de minimizar sus efectos para después repararlo.

La propuesta para este proyecto es emplear un sensor de temperatura, situada en un lateral del radiador que se montará debajo del módulo de transistores visto anteriormente, como en la

Etapa de potencia

Figura 25. De esta manera, cuando el sensor detecta que la temperatura de los transistores sobrepasa del valor máximo soportable, es decir $T_{jmax} = 175^{\circ}\text{C}$, envía un aviso al usuario así como proceder con la activación del mecanismo de seguridad como, por ejemplo, aumentar el sistema de refrigeración del habitáculo donde se encuentra los módulos o activar un sistema de ventilación forzada.




Figura 25. Representación gráfica del montaje del módulo junto con el disipador y el sensor de temperatura

Es importante este tipo de protecciones frente a temperaturas elevadas porque, en general, cuando un elemento de potencia es sometido a condiciones extremas de temperatura ambiente, su capacidad de disipación de calor se reduce drásticamente. Por esta razón, en la práctica, el módulo IGBT escogido debe trabajar por debajo de su capacidad máxima nominal para, de esta manera, prolongar la vida útil del dispositivo. Este fenómeno se le conoce como *derating* o también *SOA*, *Safe Operating Area*.

Para el caso del módulo IGBT CM600DY-24S, su curva de derating es la siguiente:




Figura 26. Curva de derating para el módulo IGBT CM600DY-24S

Como se puede observar, el funcionamiento del módulo debe estar sujeto a la zona que marca SOA. Si se desvía hacia la zona roja, provocará un empeoramiento en las prestaciones del producto.

2.5 Filtro de conexión a red

Todo convertidor de potencia con conexión directa a red eléctrica es necesario la implementación de un elemento básico: un filtro situado entre la salida de dicho equipo y la propia red. Este filtro tiene diversas funciones:

- Filtrado de los armónicos de corriente a alta frecuencia generados por la conmutación de los transistores
- Obtener una baja distorsión armónica total THD_i de corriente a la salida del convertidor
- Control de las potencias activa y reactiva, evitando un mayor desgaste del equipamiento electrónico

Para este proyecto, se ha optado por diseñar un filtro de tipo LCL, comúnmente utilizado en inversores trifásicos de varios kilovatios de potencia. Presenta una atenuación de 60dB/década a partir de la frecuencia de resonancia del propio filtro, tiene una baja distorsión de la corriente de red y baja producción de potencia reactiva. Este filtro está compuesto por tres elementos: dos inductancias y un condensador. La estructura es como la que se muestra en la siguiente figura:




Figura 27. Esquema del filtro LCL a implementar

La realización del diseño del filtro LCL se ha llevado a cabo mediante la herramienta de simulación Matlab cuyo código se muestra en **ANEXO 3**. Para empezar, se establece unas restricciones que debe cumplirse a lo largo del diseño del filtro LCL:

$$L_f + L_g \leq \sqrt{\frac{(k_{PWM} \cdot V_{DC})^2 - V_g^2}{(\omega_{red} \cdot I_{1n})^2}} \tag{8}$$

Donde k_{PWM} es una constante de valor $\frac{1}{2\sqrt{2}}$, V_{DC} es la tensión nominal por el bus de continua, V_g la tensión fase-neutro de la red y I_{1n} el valor de la componente fundamental de la corriente.

$$L_f \geq \frac{\sqrt{2} \cdot V_{FF}}{6 \cdot \Delta i_{L-pp-MAX} \cdot f_{sw}} \tag{9}$$

Donde V_{FF} es el valor de la tensión entre fases aplicando un factor de 10%. $\Delta i_{L-pp-MAX}$ es el rizado de la corriente de fase en la parte de alterna. Se elige un valor máximo para calcular la restricción. En este caso, se ha optado por un rizado del 20% del valor nominal. f_{sw} es la frecuencia de conmutación de los transistores.

Etapa de potencia

$$C_f \leq k_r \cdot \frac{S}{2\pi \cdot f_o \cdot V_{FF}^2} \quad (10)$$

Donde k_r es un valor comprendido entre 2% y 5%. Este parámetro depende del consumo de potencia reactiva permitida en el inversor. Para ello, se otorga un 5% de corriente máxima permitida en el condensador del filtro con respecto a la corriente nominal. S indica la potencia aparente del convertidor. El objetivo de este inversor es que toda potencia generada sea potencia activa, por lo que corresponde con la potencia nominal del inversor, 400kW.

Operando las restricciones 8, 9 y 10, se obtiene los siguientes límites para el dimensionamiento de los componentes del filtro:

$$L_f + L_g \leq 1.80\text{mH} \quad (11)$$

$$L_f \geq 158.77\mu\text{H} \quad (12)$$

$$C_f \leq 397.89\mu\text{F} \quad (13)$$

Por otro lado, se debe conocer cuanta atenuación debe aplicar el filtro sobre los armónicos de corriente generados por la conmutación de los transistores del inversor. Para ello, se establece un límite en el diseño del filtro LCL donde el mayor armónico de corriente a la frecuencia de conmutación no supere una amplitud de 0.8A.

Otro dato que se debe conocer para calcular la atenuación del filtro es el valor de los armónicos de tensión que se genera a la salida del inversor. Para averiguarlo, se ha creado un circuito en PSIM como simulador de un inversor funcionando a una potencia de 400kW y donde se ha añadido un filtro LCL. De este circuito se extrae el espectro armónico de la tensión por la fase A a la salida del inversor:




Figura 28. Espectro armónico de la tensión por la fase A a la salida del inversor

Donde muestra la componente fundamental de tensión a una frecuencia de 50Hz y sus armónicos. Haciendo un zoom en los grupos de armónicos generados, se obtiene lo siguiente:




Figura 29. Ampliación de los armónicos de la tensión por la fase A a la salida del inversor

Como se puede observar en la **Figura 29**, existe un grupo de armónicos centrado a una frecuencia de 4kHz. Esta es la frecuencia de conmutación que se estableció en el apartado 1.2 *Especificaciones de diseño*.

El armónico más crítico del conjunto está señalada por la flecha y se encuentra a una frecuencia de 3.8kHz con una amplitud de 40V. Este es el valor a emplear para el cálculo de la atenuación necesaria:

$$\text{Atenuación LCL (lineal)} = \frac{0.8}{40} = 0.02 \quad (14)$$

$$\text{Atenuación LCL (dB)} = 20 \cdot \log(0.02) = -33.98\text{dB} \quad (15)$$

El valor -33.98dB es la atenuación que debe aplicar el filtro para una frecuencia de 3.8kHz, misma frecuencia donde aparece el armónico de tensión más crítico expuesto anteriormente.

Atendiendo a las restricciones plasmadas en las ecuaciones 11, 12 y 13, se ha decidido trabajar con los siguientes valores del filtro LCL:

$$L_g = 100\mu\text{H} \quad (16)$$

$$L_f = 1000\mu\text{H} \quad (17)$$

$$C_f = 330\mu\text{F} \quad (18)$$

Obteniendo una suma $L_f + L_g$ de 1.10mH, inferior a la restricción (expresión 11). Por otro lado, mirando la **Figura 27**, existe una resistencia R_d en serie con el condensador de filtro. Esta resistencia se conoce como resistencia de *damping* y tiene como función reducir el pico de resonancia provocado por los componentes L_g y C_f . Para este proyecto, se ha optado por otorgar un valor R_d de un 1Ω .

Una vez conocidos los valores de los componentes del filtro impuestos anteriormente, se procede a obtener algunas características del filtro:

Etapa de potencia

- Coeficiente de amortiguamiento:

$$\xi = \frac{R_d}{2} \cdot \sqrt{\frac{C_f}{L_g}} = 0.91 \quad (19)$$

- Relación de inductancias:

$$r = \frac{L_f}{L_g} = 10 \quad (20)$$

- Frecuencia de resonancia:

$$\omega_{res} = \frac{1}{\sqrt{L_g \cdot C_f}} = 5.50 \text{krad/seg} \quad (21)$$

$$f_{res} = \omega_{res} \cdot \frac{1}{2\pi} = 876.12 \text{Hz} \quad (22)$$

En cuanto a la frecuencia de resonancia del filtro calculado en la expresión 22, se impone una restricción extra:

$$10 \cdot f_1 < f_{res} < \frac{f_{sw}}{2} \quad (23)$$

La última restricción se debe a que la frecuencia de resonancia del filtro LCL debe estar alejada de la frecuencia de conmutación pero también alejada de la frecuencia fundamental. De lo contrario, el filtro resonará próximo a la frecuencia de conmutación, provocando el empeoramiento de las prestaciones del filtro así como provocar una deformación en las corrientes de inyección a red.

Tomando el valor de los componentes del filtro escogidos, se tiene la siguiente verificación de la restricción (expresión 23):

$$10 \cdot f_1 = 500 \text{Hz} < f_{res} = 876.12 \text{Hz} < \frac{f_{sw}}{2} = 2000 \text{Hz} \quad (24)$$

Las funciones de transferencia representativas en un filtro LCL son las siguientes:

$$\left. \frac{i_g(s)}{v_{inv}(s)} \right|_{V_g(s)=0} = \frac{(1 + R_d C_f s) \cdot \omega_{res}^2}{L_f s \cdot \left[s^2 + \left(\frac{1+r}{r} \right) \cdot 2\xi \omega_{res} s + \left(\frac{1+r}{r} \right) \cdot \omega_{res}^2 \right]} \quad (25)$$

$$\left. \frac{i_g(s)}{i_{inv}(s)} \right|_{V_g(s)=0} = \frac{(1 + R_d C_f s) \cdot \omega_{res}^2}{s^2 + 2\xi \omega_{res} s + \omega_{res}^2} \quad (26)$$

Donde $\frac{i_g(s)}{v_{inv}(s)}$ representa la relación entre la corriente que se inyecta a la red y la tensión a la salida del inversor. Por otro lado, $\frac{i_g(s)}{i_{inv}(s)}$ representa la relación entre la corriente que se inyecta a la red y la corriente de salida del inversor.

Los diagramas de bode que representan las funciones de transferencia mostradas en las expresiones 25 y 26 son las siguientes:





Figura 30. Diagrama de bode de las funciones de transferencia $\frac{i_g(s)}{v_{inv}(s)}$ (a) y $\frac{i_g(s)}{i_{inv}(s)}$ (b)

Como se puede observar en la **Figura 30 (a)**, para una frecuencia de 3.8kHz se tiene una atenuación del filtro de -35dB aproximadamente. La atenuación solicitada a dicha frecuencia era de -33.98dB por lo que se cumple con la restricción de atenuación necesaria.

Etapa de potencia

Por otro lado, es necesario verificar el comportamiento del filtro LCL según la calidad de la red eléctrica a la cual va conectada. Esto se debe a la existencia de una normativa conocida como IEEE 519, donde muestra la relación entre la corriente de cortocircuito en el punto común de acoplamiento (I_{sc}) y la corriente máxima por la carga (I_L).

| Maximum Harmonic Current Distortion in % of I_L | | | | | | |
|--|------|------------------|------------------|------------------|-------------|------|
| Individual Harmonic Order (Odd Harmonics) | | | | | | |
| I_{sc}/I_L | < 11 | $11 \leq h < 17$ | $17 \leq h < 23$ | $23 \leq h < 35$ | $35 \leq h$ | TDD |
| <20* | 4.0 | 2.0 | 1.5 | 0.6 | 0.3 | 5.0 |
| 20<50 | 7.0 | 3.5 | 2.5 | 1.0 | 0.5 | 8.0 |
| 50<100 | 10.0 | 4.5 | 4.0 | 1.5 | 0.7 | 12.0 |
| 100<1000 | 12.0 | 5.5 | 5.0 | 2.0 | 1.0 | 15.0 |
| >1000 | 15.0 | 7.0 | 6.0 | 2.5 | 1.4 | 20.0 |
| Even harmonics are limited to 25% of the odd harmonic limits. TDD refers to Total Demand Distortion and is based on the average maximum demand current at the fundamental frequency, taken at the PCC. | | | | | | |
| * All power generation equipment is limited to these values of current distortion regardless of I_{sc}/I_L . | | | | | | |
| I_{sc} = Maximum short circuit current at the PCC I_L = Maximum demand load current (fundamental) at the PCC h = Harmonic number | | | | | | |

Figura 31. Normativa IEEE 519 de armónicos en el conexionado a red

Para este proyecto, se ha optado por realizar una simulación del comportamiento del filtro diseñado ante dos casos extremos: conectando una red débil ($I_{sc}/I_L < 20$) y otro conectando una red fuerte ($I_{sc}/I_L > 1000$). Para ello, se calcula primero la impedancia base de la red:

$$P_{inv} = \frac{V_{red}^2}{Z_{base}} \rightarrow Z_{base} = \frac{V_{red}^2}{P_{inv}} = 0.40\Omega \quad (27)$$

Una vez conocido este valor, se obtiene la inductancia de red resultante para los dos casos:

$$L_{r_DEBIL} = \frac{Z_{base}}{2\pi \cdot f_o \cdot 1000} = 63.66\mu H \quad (28)$$

$$L_{r_FUERTE} = \frac{Z_{base}}{2\pi \cdot f_o \cdot 20} = 1.27\mu H \quad (29)$$

Como se puede observar en el resultado de las expresiones 28 y 29, existe una red de tipo débil cuando hay mucha inductancia en el lado de la red o, lo que es lo mismo, cuando hay mucha componente reactiva. Por otro lado, una red con más calidad significa que tiene menos componente inductivo, lo que provoca una menor deformación de las corrientes que se le inyectan.

A partir de este punto, se añade a la inductancia L_g vista en la Figura 27 la inductancia $L_{r,x}$ (dependiendo de si está conectada a una red fuerte o débil). Se vuelve a calcular los parámetros característicos del filtro considerando la clase de red:

Etapa de potencia

➤ Red débil:

$$L_{g_DEBIL} = L_g + L_{r_DEBIL} = 163.66\mu\text{H} \quad (30)$$

$$\xi_{DEBIL} = \frac{R_d}{2} \cdot \sqrt{\frac{C_f}{L_{g_DEBIL}}} = 0.71 \quad (31)$$

$$\omega_{res_DEBIL} = \frac{1}{\sqrt{L_{g_DEBIL} \cdot C_f}} = 4.30\text{krad/seg} \quad (32)$$

$$f_{res_DEBIL} = \omega_{res_DEBIL} \cdot \frac{1}{2\pi} = 684.84\text{Hz} \quad (33)$$

$$r_{DEBIL} = \frac{L_f}{L_{g_DEBIL}} = 6.11 \quad (34)$$

➤ Red fuerte:

$$L_{g_FUERTE} = L_g + L_{r_FUERTE} = 101.27\mu\text{H} \quad (35)$$

$$\xi_{FUERTE} = \frac{R_d}{2} \cdot \sqrt{\frac{C_f}{L_{g_FUERTE}}} = 0.90 \quad (36)$$

$$\omega_{res_FUERTE} = \frac{1}{\sqrt{L_{g_FUERTE} \cdot C_f}} = 5.47\text{krad/seg} \quad (37)$$

$$f_{res_FUERTE} = \omega_{res_FUERTE} \cdot \frac{1}{2\pi} = 870.61\text{Hz} \quad (38)$$

$$r_{FUERTE} = \frac{L_f}{L_{g_FUERTE}} = 9.87 \quad (39)$$

Nuevamente se extrae el diagrama de bode de las funciones de transferencia características del filtro LCL (expresiones 25 y 26), esta vez introduciendo el concepto de red fuerte y red débil:





Figura 32. Diagrama de bode de las funciones de transferencia $\frac{i_g(s)}{v_{inv}(s)}$ (a) y $\frac{i_g(s)}{i_{inv}(s)}$ (b) considerando la conexión a una red débil y una red fuerte

Etapa de potencia

Empleando el mismo circuito creado para la obtención de los armónicos de tensión, se realiza una serie de simulaciones para los casos de conexión con red débil y red fuerte donde muestra las corrientes antes y después de pasar por el filtro LCL y sus armónicos:

➤ Red débil:




Figura 33. Forma de onda de la corriente antes del filtro (**I_{inv_A}**) y después del filtro (**I_a**). CASO RED DÉBIL

El espectro armónico de la corriente antes del filtro **I_{inv_A}** y después del filtro **I_a** se muestra en la siguiente figura:




Figura 34. Espectro armónico frecuencial de la corriente antes del filtro (**I_{inv_A}**) y después del filtro (**I_a**). CASO RED DÉBIL

Etapa de potencia

El filtro LCL diseñado atenúa los armónicos de corriente generados por la conmutación de los transistores del inversor, pasando de tener un armónico crítico de 1.6A a una frecuencia de 3.8kHz a tener un armónico de 0.42A para la misma frecuencia. 0.42A de amplitud que se quedan por debajo de los 0.8A establecido como valor límite en el diseño del filtro LCL.

Por otro lado, para calcular el factor de distorsión armónica total THD_i se empleará la siguiente fórmula:

$$THD_i = \sqrt{\sum_{k=2}^{40} \left(\frac{I_k}{I_1}\right)^2} \quad (40)$$

Donde interviene los primeros cuarenta armónicos de corriente que aparecen a baja frecuencia. I_k es el valor eficaz de la corriente armónica de orden k . I_1 es el valor eficaz de la componente fundamental, en este caso situada a la frecuencia de red, 50Hz. La fórmula mostrada en la expresión 40 esta extraída de la normativa EN 61000-3-4 para equipos con corriente asignada superior a 16A y se basa en él para el cálculo del factor de distorsión armónica total.

Para el caso de red débil, el THD_i da como resultado 0.096%, inferior a la especificación establecida en el apartado 1.2 *Especificaciones de diseño*, del 3%. Y lo que es más importante, el filtro cumple con la normativa IEEE 519. Por consiguiente, se verifica tanto el diseño como el funcionamiento del filtro LCL conectando a una red débil.

➤ Red fuerte:

Se procede a realizar la misma inspección del funcionamiento del filtro LCL, esta vez conectado a una red fuerte:




Figura 35. Forma de onda de la corriente antes del filtro (i_{inv_A}) y después del filtro (I_a). CASO RED FUERTE

Etapa de potencia

Si se extrae el espectro armónico de las corrientes representadas en la **Figura 35**, se obtiene lo consiguiente:





Figura 36. Espectro armónico frecuencial de la corriente antes del filtro (**I_{inv_A}**) y después del filtro (**I_a**). CASO RED FUERTE

Aplicando una red fuerte, el filtro LCL está trabajando correctamente ya que los armónicos de corriente que se está inyectando en la red, para la frecuencia de conmutación, se quedan por debajo del 0.8A, objetivo marcado en el diseño del filtro.


Por otro lado, se vuelve a calcular el THD_i para la red fuerte, dando como resultado 0.134%. Al igual que en el caso con red débil, se queda por debajo del 3% restringido, por lo que también se verifica la comprobación

Una vez llegado a este punto, se puede sacar una conclusión extra. Si se hace una comparativa de los armónicos de corriente generados conectando a una red débil y a una red fuerte después de aplicar el filtro LCL, se tiene lo siguiente:

Etapa de potencia



(a)



(b)

Figura 37. Espectro armónico de la corriente después de pasar por el filtro LCL con una red débil (a) y una red fuerte (b)

Como se observa en la comparativa mostrada en la **Figura 37**, el filtro LCL no está aplicando la misma atenuación sobre los armónicos generados por la conmutación de los transistores del inversor. Esto es debido a que el filtro LCL atenúa más cuanto mayor es la inductancia de red aplicada. Se puede comprobar con la **Figura 38** donde muestra la atenuación que aplica el filtro LCL para una red débil y una red fuerte. Para el caso con una red débil, la curva de la ganancia del filtro tiene una pendiente más pronunciada con respecto a la pendiente de la ganancia con una red fuerte. De esta manera, si la red se vuelve más inductiva, el filtro responde con una mayor atenuación a altas frecuencias:




Figura 38. Explicación del efecto del filtro LCL para una red débil y una red fuerte

Capítulo 3. Algoritmos de control

En este capítulo se despliega las diferentes fases de diseño llevadas a cabo para dar forma a la etapa de control. Empieza con la exposición del modelado del inversor con el objetivo de obtener una ecuación tanto en gran señal como en pequeña señal que represente el convertidor de potencia en su conjunto. De esta ecuación se obtiene los lazos de control, tanto de tensión como de corriente, con el fin de corregir las posibles perturbaciones que puedan aparecer. Otro apartado expondrá la modulación de los transistores con el fin de activarlos siguiendo una secuencia objetivo. Finalmente, se presentará unos algoritmos de control realizados en lenguaje C para apoyar el control del inversor: PLL, MPPT y anti-islanding.

3.1 Modelado del inversor

En todo convertidor de potencia resulta útil obtener un modelo equivalente, tanto en régimen permanente como sus desviaciones en el punto de trabajo. Esto tiene como idea conocer el comportamiento del propio convertidor ante un determinado punto de operación y verificar si actúa correctamente o no. Además, las ecuaciones que se obtienen del modelo son necesarias para diseñar los lazos de control.

En este proyecto, se pretende diseñar un inversor de tres niveles, de topología NPC y con conexión a red. Estos criterios de diseño son los que se basará el modelado a desarrollar. Los interruptores, como se ha visto anteriormente, son los elementos que permiten la circulación o el bloqueo de la corriente a través de la etapa de potencia. Esto permite pasar a un modelo de conmutación como se muestra en la **Figura 39**, donde cada interruptor puede estar conectado al punto positivo del bus de continua p , al punto neutro o o al punto negativo del bus de continua n .




Figura 39. Modelo de conmutación de un inversor de tres niveles con conexión a red

Este modelo establece unas funciones de conmutación como se muestra en la ecuación 41:

$$S_{ij} = \begin{cases} 1, & \text{fase } a, b, c \text{ conectado a } p, o, n \\ 0, & \text{fase } a, b, c \text{ NO conectado a } p, o, n \end{cases} \text{ donde } \begin{matrix} i \in \{a, b, c\} \\ j \in \{p, o, n\} \end{matrix} \quad (41)$$

Algoritmos de control

Por otro lado, no puede estar en circuito abierto una fase completa del bus de alterna, por lo que en cada fase debe estar conectado a alguna de las líneas de continua en todo momento (p , o , n). Esto impone la restricción en forma de la ecuación 42:

$$S_{ip} + S_{io} + S_{in} \geq 1 \text{ donde } i \in \{a, b, c\} \quad (42)$$

Otra restricción es que no puede pasar toda la tensión de entrada por la rama de los condensadores del bus de continua. Esto provocaría el deterioro de los transistores en cada fase al soportar toda la tensión V_{DC} . Por lo tanto, se impone otra restricción:

$$S_{ip} + S_{io} + S_{in} \leq 1 \text{ donde } i \in \{a, b, c\} \quad (43)$$

Cogiendo la ecuación 42 y la ecuación 43 se puede implementar una restricción de conmutación de transistores que cumpla en todo momento, sin importar el momento de funcionamiento del convertidor:

$$S_{ip} + S_{io} + S_{in} = 1 \text{ donde } i \in \{a, b, c\} \quad (44)$$

Esta última ecuación marcará el funcionamiento de la conmutación de los transistores del inversor. Por otro lado, profundizando en la ecuación 44 se descubre que hay nueve posibles conmutaciones (S_{ap} , S_{ao} , S_{an} , S_{bp} , S_{bo} , S_{bn} , S_{cp} , S_{co} , S_{cn}), pero, según la ecuación 43, dos transistores por fase son independientes, seis transistores en total.

Si se extrae las tensiones y corrientes relacionando la parte continua con la parte alterna, se adquiere la siguiente expresión:

$$\begin{bmatrix} v_{ao} \\ v_{bo} \\ v_{co} \end{bmatrix} = \begin{bmatrix} S_{ap} & S_{an} \\ S_{bp} & S_{bn} \\ S_{cp} & S_{cn} \end{bmatrix} \cdot \begin{bmatrix} v_p \\ v_n \end{bmatrix} \quad (45)$$

$$\begin{bmatrix} i_p \\ i_n \end{bmatrix} = \begin{bmatrix} S_{ap} & S_{an} \\ S_{bp} & S_{bn} \\ S_{cp} & S_{cn} \end{bmatrix}^T \cdot \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix} \quad (46)$$

Posteriormente, las variables del sistema (tensiones y corrientes) se promedian con respecto al periodo de conmutación T_s de los transistores del convertidor. Esto da lugar a las relaciones de conducción (d_{xy}) en valores promediados de las expresiones mostradas en las ecuaciones 45 y 46:

$$\begin{bmatrix} v_{ao} \\ v_{bo} \\ v_{co} \end{bmatrix} = \begin{bmatrix} d_{ap} & d_{an} \\ d_{bp} & d_{bn} \\ d_{cp} & d_{cn} \end{bmatrix} \cdot \begin{bmatrix} v_p \\ v_n \end{bmatrix} \quad (47)$$

$$\begin{bmatrix} i_p \\ i_n \end{bmatrix} = \begin{bmatrix} d_{ap} & d_{an} \\ d_{bp} & d_{bn} \\ d_{cp} & d_{cn} \end{bmatrix}^T \cdot \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix} \quad (48)$$

Hay que tener en cuenta que las relaciones de conducción (d_{xy}) de las tensiones y corrientes de las ecuaciones 47 y 48 son siempre positivas y valores comprendidos entre 0 y 1. Por otro lado, la ecuación 49 es la representación promediada de la ecuación 44:

$$d_{ip} + d_{io} + d_{in} = 1 \text{ donde } i \in \{a, b, c\} \quad (49)$$

Algoritmos de control

Por otra parte, la tensión v_{pn} de la **Figura 39** es conocida de antemano, ya que es la tensión V_{DC} declarada en el apartado 1.2 *Especificaciones de diseño*. Este modelo se pretende controlar la corriente de salida del convertidor por lo que las variables a considerar son las siguientes:

- Lado de continua: v_p, v_n
- Lado de alterna: i_a, i_b, i_c

A lo largo del modelado, las tensiones de red se considerarán simétricas y equilibradas. Por otro lado, las ecuaciones que describen el comportamiento del convertidor para la parte de alterna son las siguientes:

$$\begin{aligned}\frac{di_a}{dt} &= \frac{1}{L} \cdot v_a + \frac{1}{L} \cdot (v_{ao} - v_{No}) \\ \frac{di_b}{dt} &= \frac{1}{L} \cdot v_b + \frac{1}{L} \cdot (v_{bo} - v_{No}) \\ \frac{di_c}{dt} &= \frac{1}{L} \cdot v_c + \frac{1}{L} \cdot (v_{co} - v_{No})\end{aligned}\quad (50)$$

La ecuación que determina la parte continua del inversor tiene la siguiente forma:

$$\frac{dv_{pn}}{dt} = \frac{1}{C_{DC}} \cdot [(d_{ap} + d_{an}) \cdot i_a + (d_{bp} + d_{bn}) \cdot i_b + (d_{cp} + d_{cn}) \cdot i_c] \quad (51)$$

Una vez llegado a este punto, se aplica una transformación conocida como transformación de *Park*, que convierte un sistema trifásico abc en un sistema dqo . Se realiza este procedimiento porque permite pasar un sistema de componentes sinusoidales variables en el tiempo a un sistema rotativo, girando a una velocidad θt , pero de componentes constantes. Como consecuencia, se reduce la complejidad de trabajar con valores variables en el tiempo. Aplicando la transformada $abc \rightarrow dqo$ de las ecuaciones representando la parte alterna, y de la ecuación 51, representando la parte continua, se obtiene la siguiente expresión en coordenadas dqo :

$$\begin{aligned}\frac{d}{dt} \begin{bmatrix} i_d \\ i_q \\ v_{pn} \end{bmatrix} &= \begin{bmatrix} 0 & \omega & -\frac{d_{pd} + d_{nd}}{2 \cdot L} \\ -\omega & 0 & -\frac{d_{pq} + d_{nq}}{2 \cdot L} \\ \frac{d_{pd} + d_{nd}}{C_{DC}} & \frac{d_{pq} + d_{nq}}{C_{DC}} & 0 \end{bmatrix} \cdot \begin{bmatrix} i_d \\ i_q \\ v_{pn} \end{bmatrix} - \frac{r}{L} \cdot \begin{bmatrix} i_d \\ i_q \\ i_o \end{bmatrix} \\ &+ \begin{bmatrix} \frac{1}{L} & 0 & -\frac{d_{pd} - d_{nd}}{2 \cdot L} \\ 0 & \frac{1}{L} & -\frac{d_{pq} - d_{nq}}{2 \cdot L} \\ 0 & 0 & 0 \end{bmatrix} \cdot \begin{bmatrix} v_d \\ v_q \\ v_o \end{bmatrix}\end{aligned}\quad (52)$$

Algoritmos de control

Esta ecuación aglutina las relaciones entre tensiones y corrientes del inversor en un modelo de gran señal en el dominio dqo . Algunas observaciones que se pueden extraer son:

- Se tiene tres variables de estado (i_d, i_q y v_{pn}), tres variables de entrada (v_d, v_q y v_o) y cuatro variables de control (d_{pd}, d_{nd}, d_{pq} y d_{nq})
- La tensión de desequilibrio entre condensadores v_o debe tener valor nulo, condición indispensable para una tipología de inversores NPC
- La tensión v_o no afecta directamente a las variables de entrada
- La variable r es la relación de inductancias vista en el apartado 2.5 *Filtro de conexión a red*
- La corriente i_o es la componente homopolar de las corrientes en coordenadas dqo y su valor es nulo para un sistema trifásico equilibrado

De la ecuación 52 se extraen las igualdades en el punto de operación en régimen permanente. Se supone conocida la tensión y frecuencia de la red V_d, V_q, ω , la tensión por el bus de continua V_{pn} y la corriente de salida I_d, I_q puesto que son las corrientes donde se van a aplicar el control. Por otro lado, se desprecia v_o ya que se está trabajando con una red trifásica equilibrada:

$$0 = \omega \cdot I_q + \frac{1}{L} \cdot V_d - \frac{D_{pd} - D_{nd}}{2 \cdot L} \cdot V_{pn} \quad (53)$$

$$0 = -\omega \cdot I_d + \frac{1}{L} \cdot V_q - \frac{D_{pq} - D_{nq}}{2 \cdot L} \cdot V_{pn} \quad (54)$$

$$0 = (D_{pd} + D_{nd}) \cdot I_d + (D_{pq} + D_{nq}) \cdot I_q \quad (55)$$

La estrategia de conmutación se considera simétrica, por lo que se aplica las siguientes igualdades:

$$D_d = D_{pd} = -D_{nd} \quad (56)$$

$$D_q = D_{pq} = -D_{nq} \quad (57)$$

De las ecuaciones 53, 54 y 55 se obtienen las expresiones en régimen permanente del punto de trabajo del inversor:

$$D_d = \frac{L \cdot \omega \cdot I_q + V_d}{V_{pn}} \quad (58)$$

$$D_q = \frac{-L \cdot \omega \cdot I_d + V_q}{V_{pn}} \quad (59)$$

Las ecuaciones 58 y 59 se aplicarán en el siguiente apartado, puesto que se necesitan para diseñar los lazos de control.

Por último, además del modelo en régimen permanente visto anteriormente, es necesario obtener un modelo en pequeña señal. Esto se realiza porque en el punto de operación, hay dos tipos de variables: la variable en régimen permanente y su perturbación. Para ello, se sustituye cada variable en el modelo de gran señal visto en la ecuación 52 por la suma de la variable permanente y su perturbación:

$$x(t) = \boxed{\bar{X}} + \boxed{\hat{x}(t)} \quad (60)$$

Variable permanente ← → Perturbación

El modelo de pequeña señal queda configurado de la siguiente manera:

$$\frac{d}{dt} \begin{bmatrix} \hat{i}_d \\ \hat{i}_q \\ \hat{v}_{pn} \end{bmatrix} = \begin{bmatrix} 0 & \omega & -\frac{D_{pd} + D_{nd}}{2 \cdot L} \\ -\omega & 0 & -\frac{D_{pq} + D_{nq}}{2 \cdot L} \\ \frac{D_{pd} + D_{nd}}{C_{DC}} & \frac{D_{pq} + D_{nq}}{C_{DC}} & 0 \end{bmatrix} \cdot \begin{bmatrix} \hat{i}_d \\ \hat{i}_q \\ \hat{v}_{pn} \end{bmatrix} + \begin{bmatrix} -\frac{C_{DC}}{V_o + V_{pn}} & -\frac{C_{DC}}{V_o - V_{pn}} & 0 & 0 \\ 0 & 0 & -\frac{V_o + V_{pn}}{2 \cdot L} & -\frac{V_o - V_{pn}}{2 \cdot L} \\ \frac{I_d}{C_{DC}} & \frac{I_q}{C_{DC}} & \frac{I_q}{C_{DC}} & \frac{I_q}{C_{DC}} \end{bmatrix} \begin{bmatrix} \hat{d}_{pd} \\ \hat{d}_{nd} \\ \hat{d}_{pq} \\ \hat{d}_{nq} \end{bmatrix} - \frac{r}{L} \cdot \begin{bmatrix} \hat{i}_d \\ \hat{i}_q \\ \hat{i}_o \end{bmatrix} + \begin{bmatrix} \frac{1}{L} & 0 & -\frac{D_{pd} - D_{nd}}{2 \cdot L} \\ 0 & \frac{1}{L} & -\frac{D_{pq} - D_{nq}}{2 \cdot L} \\ 0 & 0 & 0 \end{bmatrix} \cdot \begin{bmatrix} \hat{v}_d \\ \hat{v}_q \\ \hat{v}_o \end{bmatrix} \quad (61)$$

De aquí se vuelve a poner en práctica las observaciones vistas para el modelo de gran señal en el sistema dq . Si se extrae las ecuaciones de las tres variables de estado que interviene en el modelo de pequeña señal en el dominio de Laplace y simplificando, queda de la siguiente forma:

$$s\hat{i}_d = \omega\hat{i}_q - \frac{1}{L} \cdot D_d \cdot \hat{v}_{pn} - \frac{1}{L} \cdot \hat{d}_d \cdot V_{pn} - \frac{r}{L} \cdot \hat{i}_d + \frac{1}{L} \cdot \hat{v}_d \quad (62)$$

$$s\hat{i}_q = -\omega\hat{i}_d - \frac{1}{L} \cdot D_q \cdot \hat{v}_{pn} - \frac{1}{L} \cdot \hat{d}_q \cdot V_{pn} - \frac{r}{L} \cdot \hat{i}_q + \frac{1}{L} \cdot \hat{v}_q \quad (63)$$

$$s\hat{v}_{pn} = \frac{1}{C_{DC}} \cdot (D_d\hat{i}_d + D_q\hat{i}_q + \hat{d}_d I_d + \hat{d}_q I_q) \quad (64)$$

3.2 Lazos de control

El diseño efectuado para el control del inversor consiste en implementar tres lazos: un lazo de tensión, un lazo de corriente y un lazo llamado *Neutral-Point Voltage*. El objetivo es proteger el inversor frente a perturbaciones de tensión o corriente que puedan ocurrir como son sobretensiones, huecos de tensión o subidas y bajadas de tensión. También permite que el inversor pueda seguir en todo momento a la referencia de entrada, en este caso la tensión y la corriente provenientes de la instalación fotovoltaica. De esta manera el inversor no sufrirá daños de este tipo, manteniendo su correcto funcionamiento sin sufrir pérdida alguna de su eficiencia y fiabilidad.

3.2.1 Lazo de corriente

Primero se empieza con la configuración del lazo de corriente. Para ello, es necesario conocer las siguientes funciones de transferencia:

$$\left. \frac{\hat{i}_d(s)}{\hat{i}_{dref}(s)} \right|_{\hat{v}_d(s)=0} \quad (65)$$

$$\left. \frac{\hat{i}_q(s)}{\hat{i}_{qref}(s)} \right|_{\hat{v}_q(s)=0} \quad (66)$$

Algoritmos de control

Donde $\hat{i}_d(s)$ e $\hat{i}_q(s)$ son las corrientes en sistema dq del bus de alterna del inversor mientras que $\hat{i}_{d_ref}(s)$ e $\hat{i}_{q_ref}(s)$ son las corrientes de referencia que actúan como entradas en el lazo de corriente.

Para obtener las funciones de transferencia 65 y 66, se resuelven las ecuaciones 62 y 63 vistas en el modelo de pequeña señal. Se impone la restricción en \hat{v}_d y \hat{v}_q como despreciables. Las ecuaciones quedan de la siguiente manera:

$$\left(s + \frac{r}{L}\right) \cdot \hat{i}_d = \omega \hat{i}_q - \frac{1}{L} \cdot \hat{d}_d \cdot V_{pn} \quad (67)$$

$$\left(s + \frac{r}{L}\right) \cdot \hat{i}_q = -\omega \hat{i}_d - \frac{1}{L} \cdot \hat{d}_q \cdot V_{pn} \quad (68)$$

Si se representa en un diagrama de bloques las funciones de transferencia $\frac{\hat{i}_d(s)}{\hat{d}_d(s)}$ y $\frac{\hat{i}_q(s)}{\hat{d}_q(s)}$, se obtiene la siguiente representación:




Figura 40. Diagrama de bloques representando las relaciones $\hat{i}_d(s)/\hat{d}_d(s)$ y $\hat{i}_q(s)/\hat{d}_q(s)$

Como se puede observar en la **Figura 40**, existe un acoplamiento entre corrientes multiplicado por un factor ω , por lo que en la simulación del circuito general se debe implementar una ganancia de desacoplamiento entre las corrientes con el fin de corregir este problema.

Representando en bucle cerrado el lazo de corriente, el diagrama de bloques queda de la siguiente forma:




Figura 41. Diagrama de bloques en lazo cerrado de las funciones $\frac{\hat{i}_d(s)}{\hat{i}_{d,ref}(s)} \Big|_{\hat{v}_d(s)=0}$ y $\frac{\hat{i}_q(s)}{\hat{i}_{q,ref}(s)} \Big|_{\hat{v}_q(s)=0}$

La función que tiene el lazo de corriente consiste en que las corrientes del inversor se sincronicen con el eje d del sistema $dq0$, por lo que el valor de $\hat{i}_{q,ref}$ es 0. Por otro lado, se diseña un regulador de tipo PI . Este regulador es el encargado de corregir las perturbaciones de tensión o corriente que puedan ocurrir en el inversor. Un regulador de tipo PI tiene la siguiente fórmula:

$$PI(s) = K_p \cdot \left(1 + \frac{K_i}{s} \right) \quad (69)$$

Seguindo con el diseño, se extraen las ecuaciones que marca el lazo abierto de corriente:

$$T_{id}(s) = T_{iq}(s) = PI_i(s) \cdot \frac{-V_{pn}}{s \cdot L + r} \quad (70)$$

Donde V_{pn} es la tensión continua a la entrada del inversor. Mediante la ecuación 70 se dimensiona el regulador $PI_i(s)$ en lazo abierto. Una condición impuesta para el diseño del lazo de corriente del inversor es que la frecuencia de cruce debe ser menor que la frecuencia de resonancia del filtro LCL diseñado (inferior a 876.12Hz) y estar alejada de la frecuencia de conmutación (4kHz). Una frecuencia adecuada estaría en el rango de los 50-300Hz. Por otro lado, es recomendable tener un margen de fase próximo a 90° , de manera que asegure la estabilidad del lazo de control.

Se ha empleado la herramienta de simulación Matlab (**ANEXO 4**) donde se introduce las variables, se escribe la ecuación 70 y se obtiene su diagrama de bode. Para este caso se ha empleado las siguientes ganancias:

$$K_p = -0.001$$

$$K_i = 4000$$

Obteniendo el diagrama de bode $T_{id}(s)$ ($T_{iq}(s)$ es idéntico) queda como resultado la siguiente:




Figura 42. Diagrama de bode representando la función de transferencia $T_{id}(s)$

Utilizando el PI_i diseñado, el lazo de corriente en bucle abierto tiene una frecuencia de cruce f_{ci} de 74.49Hz, dentro del rango de los 50-300Hz deseados; y un margen de fase de 93.7°. De esta manera se asegura la estabilidad del lazo de corriente.

Este tipo de reguladores de control, en la práctica, se implementan de forma digital. Se desarrolla un código de programación en lenguaje C donde se introduce un algoritmo que represente la acción del regulador para después cargar el programa en un microcontrolador. Este procesamiento digital tiene una serie de ventajas con respecto al procesamiento analógico pues tiene mayor inmunidad al ruido, es menos propenso a los cambios de temperatura así como una mayor optimización de correcciones.

Para el caso del PI_i , se ha implementado una discretización por el método Tustin con sistema *anti-windup*. Este sistema tiene como función descargar la acción del integrador en caso de quedarse saturado. Si llega a saturarse, la respuesta del regulador se vuelve más lenta, lo que provoca un malfuncionamiento del sistema. Se ha aplicado una frecuencia de muestreo de 8kHz para cumplir con el teorema de Nyquist-Shannon evitando la aparición del *aliasing*.

La función de transferencia del PI_i después de la discretización queda configurada de la siguiente manera:

$$PI_{i_discr}(z) = \frac{-0.00125z + 0.00075}{z - 1} \quad (71)$$

Para implementar en lenguaje C, se pasa la ecuación 71 a una ecuación en diferencias:

$$y[k] = y[k - 1] - 0.00125 \cdot u[k] + 0.00075 \cdot u[k - 1] \quad (72)$$

La forma resultante de la última función de transferencia es apta para implementar tanto en un microcontrolador como en la simulación efectuada para el proyecto.

3.2.2 Lazo de tensión

Una vez diseñado el lazo de corriente, se procede a configurar el lazo de tensión. Esta vez, la función de transferencia que se necesita para trabajar es la siguiente:

$$\left. \frac{\hat{v}_{dc}(s)}{\hat{i}_{d_ref}(s)} \right|_{\hat{v}_d(s)=0} \quad (73)$$

Donde muestra la relación entre la tensión del bus de continua a la entrada del inversor $\hat{v}_{dc}(s)$ y la corriente de referencia en el eje d , $\hat{i}_{d_ref}(s)$, ambas en valores de pequeña señal. Para ello, se tiene el siguiente esquema que representa la parte continua del inversor:




Figura 43. Esquema en representación del bus de continua a la entrada del inversor

Para obtener la función de transferencia representada en la ecuación 73, se aplica los conceptos básicos de teoría de circuitos, ayudándose en el esquema mostrado en la **Figura 43**:

$$\begin{aligned} \hat{i}_{PV} &= \hat{i}_c + \hat{i}_{dc} \rightarrow -\frac{I_{PV}}{V_{PV}} \cdot \hat{v}_{dc} = Cs \cdot \hat{v}_{dc} + \hat{i}_{dc} \rightarrow \hat{i}_{dc}(s) \\ &= -\left(Cs + \frac{I_{PV}}{V_{PV}}\right) \cdot \hat{v}_{dc}(s) \end{aligned} \quad (74)$$

Por otro lado, se supone que toda potencia a la entrada del inversor se recupera en la salida del mismo, es decir, se desprecia las pérdidas que pueden producir a lo largo del flujo de potencia. Este supuesto, en modelo matemático, se expresa de la siguiente manera:

$$v_d \cdot i_d \approx v_{dc} \cdot i_{dc} \quad (75)$$

Sustituyendo los valores de la ecuación 75, se obtiene la siguiente expresión final:

$$\frac{\hat{v}_{dc}(s)}{\hat{i}_{d_ref}(s)} = \frac{D_d}{Cs + 2 \cdot I_{PV}/V_{DC}} \quad (76)$$

Donde el parámetro D_d es el ciclo de trabajo en el eje d :

$$D_d = \frac{V_d}{V_{DC}} = \frac{\sqrt{2/3} \cdot \sqrt{2} \cdot V_{FN}}{V_{MPPT}} = 0.343 \quad (77)$$

Si se extrae el diagrama de bloques del lazo de tensión en bucle cerrado, se observa que es similar al lazo de corriente:




Figura 44. Diagrama de bloques en lazo cerrado de la función de transferencia $\frac{\hat{v}_{dc}(s)}{\hat{v}_{dc,ref}(s)} \Big|_{\hat{v}_d(s)=0}$

Un criterio aplicado para el diseño del regulador PI_v del lazo de tensión trata de que la frecuencia de cruce f_{cv} sea próximo a 30Hz y el margen de fase, como en el lazo de corriente, sea de 90° para asegurar la estabilidad de la etapa de control. Las ganancias escogidas para el diseño del regulador PI_v son la siguientes:

$$K_p = 1.455$$

$$K_i = 224$$

El diagrama de bode de la función de transferencia $T_v(s)$ es la que aparece en la siguiente ventana de simulación:




Figura 45. Diagrama de bode representando la función de transferencia $T_v(s)$

Como se puede observar en la simulación, para las ganancias del regulador PI_v escogidas, se obtiene una frecuencia de cruce de 30Hz y un margen de fase de 90° , permitiendo la estabilidad del lazo de tensión.

Al igual que el lazo de corriente, se aplica una discretización al regulador diseñado empleando el método Tustin con anti-windup y una frecuencia de muestreo de 8kHz, quedando la función de transferencia la siguiente:

$$PI_{v_discr}(z) = \frac{1.475z - 1.435}{z - 1} \quad (78)$$

La ecuación en diferencias del regulador de tensión con el que se implementará en el código en C es la que sigue:

$$y[k] = y[k - 1] + 1.475 \cdot u[k] - 1.435 \cdot u[k - 1] \quad (79)$$

Una vez diseñados los lazos de tensión y corriente, se configura el lazo de control genérico para el inversor del proyecto:




Figura 46. Diagrama de bloques de los lazos de control en su conjunto en ejes d y q aplicado al inversor multinivel del proyecto

Como se puede observar, para el caso del lazo de control en eje d , se introduce como entrada la tensión proveniente de la instalación fotovoltaica, \hat{v}_{dc} para después compararla con la consigna de referencia, $\hat{v}_{dc.ref}$. A la salida se tiene el ciclo de trabajo en eje d (\hat{d}_d) para, posteriormente, aplicarla al sistema de disparo de los transistores efectuada. Por otro lado, en eje q , como las corrientes del inversor se sincronizarán con el eje d , la corriente de referencia $\hat{i}_{q.ref}$ es nulo, por lo que solo se le aplica el lazo de control de corriente.

Como se dijo en su momento, es necesario aplicar unas ganancias de desacoplo con el fin de anular el acoplamiento que se produce entre las corrientes en ejes dq . El valor de dicha ganancia viene dado por la siguiente fórmula:

$$Ganancia\ desacoplo = \frac{\omega L}{V_{DC}} = 2.97e - 04 \quad (80)$$

Las salidas \hat{d}_d y \hat{d}_q obtenidas de los lazos de control se emplearán para la modulación de los transistores del inversor, plasmado en el siguiente apartado.

3.2.3 Lazo Neutral - Point Voltage

Además de los dos lazos vistos anteriormente, en este proyecto se ha implementado un lazo de control extra. A este tipo de lazo se le conoce de distintas maneras: *DC link capacitor voltage balancing controller*, *Neutral - Point Voltage* o simplemente sus siglas, *NPV*. En este apartado, se va a emplear la terminología NPV.

El uso de este lazo es debido a un problema surgido en el desarrollo del proyecto: la tensión por el punto común de los dos condensadores DC Link (conectados en paralelo dos a dos) es diferente de 0V cuando, idealmente, la tensión en dicho punto de conexión es nulo. Esto es debido a un desequilibrio de la tensión en los condensadores del bus de continua o, lo que es lo mismo:

$$v_{c1} \neq v_{c2} \quad (81)$$

La consecuencia de este desequilibrio se aprecia en las señales moduladoras (se explicará con más detalle en el siguiente apartado), donde se produce un desplazamiento que puede ser positivo o negativo en la forma de onda de dichas señales. La solución pasa por implementar un lazo de control que ayude a corregir dicho desplazamiento.

Para diseñar el lazo NPV, se emplea la función de transferencia $G_{NPV}(s)$ que relaciona la desviación de la tensión en los condensadores Δv_c con el desplazamiento producido en las señales moduladoras m_o [16]:

$$G_{NPV}(s) = \frac{\Delta v_c(s)}{m_o} = - \left(\frac{8 \cdot P_{inv}}{\pi \cdot V_{DC} \cdot C_{DC} \cdot m} \right) \cdot \frac{1}{s} \quad (82)$$

Donde P_{inv} es la potencia de la instalación fotovoltaica, V_{DC} la tensión que entrega dicha instalación, C_{DC} el valor del condensador equivalente en el bus de continua y m es el índice de modulación de la señal moduladora.

De esta manera, la función mostrada en la expresión 82 depende de P_{inv} , V_{DC} y m .

Un regulador de tipo *PI* es el encargado de la acción de control del lazo NPV. El dimensionamiento del regulador se llevará a cabo mediante simulación hasta verificar su correcto funcionamiento.

Finalmente, el diagrama de bloques en bucle cerrado queda configurado de la siguiente manera:




Figura 47. Diagrama de bloques en lazo cerrado de la función de transferencia $\frac{\Delta v_c(s)}{\Delta v_{c.ref}(s)}$

Donde, para unas ganancias $K_p = -0.002$ y $K_i = 5$ escogidas, se obtiene el diagrama de bode del sistema en lazo abierto:




Figura 48. Diagrama de bode representando la función de transferencia $T_{NPV}(s)$

Para las ganancias establecidas se obtiene una frecuencia de corte $f_{c_{NPV}}$ de 268Hz y un margen de fase de 89.8°. De esta manera se asegura la estabilidad del sistema.

Una vez más se aplica su discretización, mediante método Tustin y una frecuencia de muestreo f_s de 8kHz:

$$PI_{NPV_discr}(z) = \frac{-0.002001z + 0.001999}{z - 1} \quad (83)$$


La ecuación en diferencias a implementar digitalmente es la siguiente:

$$y[k] = y[k - 1] - 0.002001 \cdot u[k] + 0.001999 \cdot u[k - 1] \quad (84)$$

De esta forma, a las señales moduladoras encargadas de configurar los disparos de los transistores (detallado en el siguiente apartado) se le suma el resultado del regulador PI_{NPV} visto. De esta manera, se corrige el problema del desequilibrio de la tensión por el punto medio del bus de continua.

3.3 Modulación SPWM con inyección del tercer armónico

A lo largo de este apartado se procede a explicar el método empleado para la generación de las señales de disparo de los transistores. Para que el inversor trabaje correctamente, es necesario definir una secuencia de disparo de los transistores, de manera que a la salida se obtenga el valor de tensión deseado, tal como se vio en el apartado 2.1 *Topología*. Para ello, se seguirá la siguiente secuencia de disparo, obteniendo a su salida la tensión resultante V_{AN} :



| Transistor 1 | Transistor 2 | Transistor 3 | Transistor 4 | V_{AN} |
|--------------|--------------|--------------|--------------|----------------------|
| 0 | 1 | 1 | 0 | 0V |
| 1 | 1 | 0 | 0 | $+\frac{V_{DC}}{2}V$ |
| 0 | 1 | 1 | 0 | 0V |
| 0 | 0 | 1 | 1 | $-\frac{V_{DC}}{2}V$ |

Tabla 5. Secuencia de las señales de disparo de los transistores a implementar

En este proyecto, se ha optado por realizar una modulación conocida como *Sinusoidal Pulse Width Modulation* o *SPWM*. Esta opción, a diferencia de otros métodos como la modulación mediante espacios vectoriales (*SVM*), es más sencillo de realizar pues requiere de una comparativa entre una forma de onda que actúa como moduladora y otra forma de onda que actúa como portadora. La moduladora tiene forma sinusoidal mientras que la portadora tiene forma triangular. El resultado de esta comparativa dará lugar a las señales de disparo de los transistores mencionados. Para el caso de un inversor multinivel de tres niveles, es necesario conocer cuantas señales portadoras requerirán para el circuito de disparo:

$$\text{núm. portadoras} = \text{núm. niveles inversor} - 1 = 2 \text{ núm. portadoras} \quad (85)$$

En este caso, hacen falta dos señales triangulares para la conmutación de los cuatro transistores por cada rama.

Por otro lado, la señal moduladora donde se le va a comparar proviene de los lazos de control desplegado en el apartado anterior, previamente transformada a sistema *abc*. Al estar trabajando con un inversor trifásico, se necesita tres señales senoidales moduladoras, desfasadas 120° entre sí. Por otro lado, como se tiene dos señales triangulares portadoras, requerirá de dos comparaciones. Una primera comparación del semiperiodo positivo de la moduladora y la primera portadora y una segunda comparación del semiperiodo negativo de la moduladora y la segunda portadora. Para entender mejor estos conceptos, las comparaciones son las que se representan en la siguiente figura:




Figura 49. Representación gráfica de la comparativa entre la señal moduladora (senoidal) y las dos señales portadoras (triangular)

Se ha creado un diagrama de bloques en PSIM como la **Figura 50**, con el fin de obtener y verificar las señales de habilitación de los transistores para poder implementar posteriormente en el inversor. Por otro lado, además de la comparativa entre señales, se ha introducido un concepto extra: la inyección del tercer armónico. Este método tiene dos ventajas importantes en la modulación de convertidores de potencia:

- Extiende la zona lineal del convertidor
- Minimiza la amplitud de los armónicos a la frecuencia de conmutación

Algoritmos de control




Figura 50. Diagrama de bloques en PSIM representando la modulación SPWM con inyección del tercer armónico para el control de un inversor de tres niveles NPC trifásico

Donde las tres señales moduladoras tienen una amplitud de valor 1V y su frecuencia es la propia frecuencia de red, 50Hz. Por otro lado, las señales portadoras son dos señales triangulares de amplitud 1V y de frecuencia la frecuencia de conmutación, establecida en 4kHz (1.2 Especificaciones de diseño)

El resultado de este diagrama de bloques se muestra en las siguientes formas de onda, tanto de las señales moduladora, las dos portadoras y las señales de activación de los transistores por una fase:

Algoritmos de control




Figura 51. Representación temporal de las formas de onda de la señal moduladora y las dos portadoras (ventana superior) así como las señales de habilitación de los transistores por una fase

Básicamente el resultado de la comparativa entre la moduladora y las portadoras es la siguiente:

$$\begin{aligned} \text{Señal moduladora} > \text{Señal portadora} &\rightarrow G_x = 1 \\ \text{Señal moduladora} < \text{Señal portadora} &\rightarrow G_x = 0 \end{aligned} \quad (86)$$

Con esto se obtiene un circuito que genere la secuenciación para la conmutación de los transistores deseada, plasmada en la **Tabla 5**.

Por otro lado, para llevar a cabo la inyección del tercer armónico se ha optado por implementar un método conocido como *Third Harmonic Injection* o *THIPWM*. Este método permite trabajar en lazo cerrado, de manera que el sistema automáticamente se adecua a las características funcionales del inversor. Consiste en extraer digitalmente el valor máximo y el valor mínimo de las señales de control, comportándose como un rectificador de onda completa, para luego sumar ambos valores aplicando un factor 0.25. Se aplica este factor para minimizar aún más la amplitud del armónico de conmutación más alto. El sistema implementado es la siguiente:




Figura 52. Diagrama de bloques en PSIM del sistema THIPWM para la inyección del tercer armónico

Algoritmos de control

De manera que el resultado del sistema queda como la siguiente representación gráfica:




Figura 53. Simulación realizada para el sistema de inyección del tercer armónico

A las señales moduladoras encargadas de configurar las señales de disparo se le resta la señal $3r_{armónico}$ plasmada en la **Figura 53**. Con ello se consigue las mejoras en el funcionamiento del inversor antes mencionadas.

Se ha mostrado la simulación para la inyección del tercer armónico, pero de forma independiente. Para introducirlo en el circuito del inversor, se ha implementado el sistema en un programa en C con la misma función, plasmado en **ANEXO 1**.

3.4 PLL

Otro sistema implementado perteneciente a la etapa de control del inversor es el denominado *Phase Locked Loop* o *PLL*. Su función principal consiste en obtener a la salida de dicho sistema una forma de onda cuya frecuencia esté sincronizada con la frecuencia de la señal introducida a la entrada. Gracias a este fenómeno permite la sincronización de las corrientes por cada fase del bus de alterna con las tensiones de fase de la red eléctrica. Además, tiene otra ventaja: al haber una sincronización entre las tensiones y las corrientes de la parte alterna del inversor, el factor de potencia $\cos(\varphi)$ es 1, por lo que toda potencia generada por el inversor se convierte en potencia útil, en ausencia de potencia reactiva.

Para el caso del proyecto, es necesario implementar un tipo de PLL conocido como *Synchronous Reference Frame PLL* o *SRF-PLL*. Con esta topología los convertidores electrónicos permiten trabajar con conexión a red eléctrica trifásica ya que tiene dos ventajas:

- Crea una corriente de referencia limpia y sincronizada con la red
- Se ajusta con el seguimiento de la tensión de red en fase y frecuencia en un tiempo reducido

La estructura de un SRF-PLL es la que se muestra en el siguiente diagrama de bloques:




Figura 54. Diagrama de bloques de un SRF-PLL

Las tensiones V_a , V_b y V_c suministradas por la red eléctrica son las entradas del sistema. Posteriormente, se les realiza una transformación de Park para obtener a su salida las tensiones v_d y v_q . La idea que se pretende al realizar este cambio de sistema es coger la tensión v_q ya que, cuando se alcanza la sincronización, esta componente es nula mientras que la componente v_d tiene como valor la amplitud de las tensiones de red. Este paso se le conoce como *Phase Detection* o *PD*. La tensión v_q pasa por un controlador de tipo *PI* que actúa como un filtro paso bajo (*low pass filter, LPF*). Al resultado del *PI* se le suma un valor constante con el objetivo de aumentar la velocidad del sistema, conocido como ω_c . Después de realizar la suma se obtiene la variable ω_{PLL} cuyo valor debe ser la frecuencia angular de la red eléctrica. Para el caso de la red eléctrica española, este valor debe ser $2\pi \cdot 50\text{Hz} = 314.15\text{rad/seg}$. Para obtener θ_{PLL} se le realiza una integral, permitiendo obtener una recta ascendente cuya pendiente es ω_{PLL} . A este integrado se le aplica un reset, de manera que cuando alcance el valor 2π , el integrado vuelva a tener valor 0. Este último procedimiento se le conoce como *voltage-controlled oscillator* o *VCO*.

Para materializar este PLL, se ha desarrollado un código en lenguaje C donde incluye las etapas vistas en la **Figura 54**. Para pasar las tensiones de red del sistema abc a dq , se aplica la matriz de transformación de Park, para el caso de conservación de potencia:

$$\begin{bmatrix} V_d \\ V_q \end{bmatrix} = \frac{2}{3} \cdot \begin{bmatrix} \cos(\theta) & \cos(\theta - \frac{2\pi}{3}) & \cos(\theta + \frac{2\pi}{3}) \\ -\sin(\theta) & -\sin(\theta - \frac{2\pi}{3}) & -\sin(\theta + \frac{2\pi}{3}) \end{bmatrix} \cdot \begin{bmatrix} V_a \\ V_b \\ V_c \end{bmatrix} \quad (87)$$

Posteriormente, se ha implementado un *PI* discretizado por el método Tustin trabajando a una frecuencia de muestreo de 8kHz. Se ha escogido esta frecuencia ya que es el doble de la frecuencia de conmutación, permitiendo el cumplimiento del teorema de Nyquist-Shannon y se evita la aparición del *aliasing*. Para ello, empleando la herramienta Matlab y asignando unas ganancias $K_p = -0.3$ y $K_i = 70$, se obtiene la siguiente función de transferencia del *PI* discretizado:

$$PI_{PLL_discr}(z) = \frac{-0.3013z + 0.2987}{z - 1} \quad (88)$$

Para escribir la ecuación del *PI* discretizado en lenguaje C, hay que transformarla en una ecuación en diferencias. Operando, da como resultado la siguiente forma:

$$y[k] = y[k - 1] - 0.3013 \cdot u[k] + 0.2987 \cdot u[k - 1] \quad (89)$$

Algoritmos de control

Se realiza el mismo procedimiento anterior para el oscilador controlado por tensión. La función de transferencia del oscilador es básicamente una integral:

$$VCO(s) = \frac{1}{s} \quad (90)$$

Posteriormente se discretiza aplicando el mismo método Tustin con una frecuencia de muestreo de 8kHz:

$$VCO_{discr}(z) = \frac{6.25e - 5 z + 6.25e - 5}{z - 1} \quad (91)$$

Por último, queda pasar la expresión 91 a una ecuación en diferencias para poder implementarla en lenguaje C:

$$y[k] = y[k - 1] + 6.25e - 5 \cdot u[k] + 6.25e - 5 \cdot u[k - 1] \quad (92)$$

Para comprobar la estabilidad del sistema, se realiza un estudio de su comportamiento en lazo abierto:

$$T_{PLL}(s) = V_d \cdot PI_{PLL}(s) \cdot VCO(s) = \sqrt{\frac{3}{2}} \cdot \sqrt{2} \cdot 230 \cdot k_p \cdot \left(1 + \frac{k_i}{s}\right) \cdot \frac{1}{s} \quad (93)$$

Obteniendo el siguiente diagrama de bode:




Figura 55. Diagrama de bode del sistema PLL en lazo abierto

Como se puede observar, para el PLL diseñado tiene una frecuencia de cruce f_{c_PLL} de 21.4Hz. El ancho de banda recomendado para asegurar la estabilidad del sistema en lazo abierto está dentro del rango de 20Hz – 30Hz, por lo que cumple con el requisito.

El código en C del sistema quedará integrado dentro del algoritmo de la etapa de control (**ANEXO 1**). Como entrada se introducen las tensiones de red de manera que el inversor pueda sincronizarse. En la salida del sistema se recoge tres parámetros: el ángulo de sincronización en radianes (*Theta*), la frecuencia de la red eléctrica en hercios (f_{PLL}) y el valor de pico de las

Algoritmos de control

tensiones de red (V_{pico}). Estos dos últimos son las consignas sobre las cuales se basará el sistema de control anti-islanding, que se explicará posteriormente.

Realizando una simulación para comprobar el funcionamiento del sistema, se aprecia la siguiente representación gráfica:





Figura 56. Resultados de la simulación del PLL para una red eléctrica de 400V entre fases y 50Hz

Como se puede observar en la última figura, el sistema se está sincronizando con las tensiones proporcionadas por la red eléctrica gracias a θ_{PLL} , así como f_{PLL} tiene como valor esperado 50Hz.


Para una mayor comprobación del correcto comportamiento del sistema, se ha simulado una serie de variaciones aplicadas a la red eléctrica:

Algoritmos de control

- Cambio de 400V (rms) y 50Hz a 600V (rms) y 50Hz:



- Cambio de 400V (rms) y 50Hz a 400V (rms) y 60Hz:



Como se puede observar en las simulaciones, el PLL sigue en todo momento a las variaciones que pueda suceder en la red eléctrica, garantizando el control y la seguridad del propio inversor.

3.5 Algoritmo de punto de máxima potencia

Un algoritmo común en instalaciones fotovoltaicas es la conocida como seguimiento del punto de máxima potencia. También se le conoce como *Maximum Power Point Tracker* o *MPPT*. Este algoritmo tiene como función realizar un seguimiento de la potencia que está entregando un módulo fotovoltaico o, en este caso, una instalación fotovoltaica completa de manera que entregue el valor máximo posible. De esta manera, la instalación siempre trabajará a la máxima potencia que pueda otorgar, permitiendo al inversor trabajar en su máximo rendimiento.

Gracias al algoritmo de seguimiento, la instalación permite entregar 1200V tanto en las horas de mayor luminosidad como en las horas de menor luminosidad. Para implementarlo, basta con extraer una muestra de la tensión en el instante actual para después compararla con una muestra de tensión extraída en el instante anterior. Si la tensión actual es mayor que la tensión anterior, aumenta la tensión MPPT. Esto significa que aún puede entregar más potencia ya que aún no se ha alcanzado la hora de mayor luminosidad. Si, por el contrario, empieza a anochecer, y se observa que hay una bajada de tensión, se aumenta la tensión MPPT.

En la **Figura 57** aparece representado el flujograma en el que se basa el algoritmo MPPT introducido en el proyecto:




Figura 57. Flujograma del algoritmo de seguimiento del punto de máxima potencia

Como mencionaba anteriormente, cuando el sol amanece, la instalación empieza a dar progresivamente más potencia ya que parte de la corriente más baja. Cuando el sol empieza a esconderse, la corriente que genera la instalación fotovoltaica empieza a reducirse debido a la poca entrada de luz solar hacia los módulos.

Para poner en práctica los conceptos vistos en relación con el algoritmo MPPT, se ha creado un código que actúa como seguimiento del punto de máxima potencia.

Este código tiene como entradas la tensión (V_{PV}) y la corriente (I_{PV}) del campo fotovoltaico que se conectará a la entrada del inversor. A partir de estos dos parámetros averigua la potencia máxima que puede proporcionar este campo. Del resultado de este seguimiento, se obtiene la tensión para el punto de máxima potencia para la irradiancia que tenga en ese momento.

El algoritmo MPPT empleado se encuentra en el apartado **ANEXO 1**.

3.6 Anti-islanding

Otro sistema de control implementado en el proyecto se denomina sistema *anti-islanding*. En aquellas aplicaciones donde se emplea convertidores electrónicos de potencia con conexión a red eléctrica, es importante tener este sistema de control. La **Figura 58** resume la idea esencial del sistema anti-islanding:




Figura 58. Representación del funcionamiento del sistema anti-islanding

La función del sistema básicamente es detectar si sobrepasa de unos valores límite tanto la tensión V_g como la frecuencia f_g de la red eléctrica a la cual va conectada el convertidor de potencia, en este caso el inversor multinivel. En caso de no poseer este sistema, ante un fallo en la red, el inversor continúa trabajando ya que la instalación fotovoltaica conectada a la entrada no sabe que ha habido un malfuncionamiento de la red al ser un generador constante de energía. De este modo, el inversor está comportando en modo isla, de ahí el nombre del sistema, evitar el comportamiento en modo isla del convertidor de potencia.

Hay dos valores extremos donde no se debe sobrepasar para un funcionamiento óptimo, como se puede observar en la **Figura 58**: un margen superior y un margen inferior para la tensión (*OverVoltage grid*, OV_g y *UnderVoltage grid*, UV_g) y un margen superior e inferior para la frecuencia (*OverFrequency grid*, Of_g y *UnderFrequency grid*, Uf_g). Estos márgenes se rigen según la normativa europea *EN 50160:2001* [17] donde se ha recogido en el siguiente listado aquellas características que repercuten en una red de media tensión:

- THD_v máximo del 8% para los armónicos de tensión
- Desequilibrio máximo del 3% para las tensiones por las tres fases del inversor
- Variación permitida de un $\pm 10\%$ para la amplitud de la tensión
- Variación permitida de un $\pm 1\%$ para la frecuencia
- Huecos de tensión admisibles de duración < 1 segundo y un valor $< 60\%$

La respuesta del sistema, una vez haya detectado el fallo en la red eléctrica, es desconectar el inversor de la red y llevar la tensión de la instalación fotovoltaica V_{PV} a V_{OC} . Como se verá en el siguiente apartado, cuando la instalación fotovoltaica está funcionando a la tensión V_{OC} , no entrega corriente. Por lo tanto, se comporta como un circuito abierto.

Esta respuesta lógicamente debe ser rápida con el fin de garantizar la seguridad tanto en el mantenimiento eléctrico como el público general, así como evitar el malfuncionamiento del equipo. Existe diferentes normativas donde establece unos tiempos de respuesta máximos para diferentes casos de V_g y f_g :

| IEEE 1547 | | IEC 61727 | | VDE 0126-1-1 | |
|----------------------|-----------------------------|----------------------|-----------------------------|----------------------|-----------------------------|
| Rango de tensión (%) | Tiempo de desconexión (seg) | Rango de tensión (%) | Tiempo de desconexión (seg) | Rango de tensión (%) | Tiempo de desconexión (seg) |
| $V < 50$ | 0.16 | $V < 50$ | 0.10 | $110 \leq V < 85$ | 0.2 |
| $50 \leq V < 88$ | 2.00 | $50 \leq V < 85$ | 2.00 | | |
| $110 < V < 120$ | 1.00 | $110 < V < 135$ | 2.00 | | |
| $V \geq 120$ | 0.16 | $V \geq 135$ | 0.05 | | |

Tabla 6. Tiempos de desconexión de la red en caso de variaciones de tensión

Donde V es la tensión medida en el punto de conexión común (PCC) en RMS.

| IEEE 1547 | | IEC 61727 | | VDE 0126-1-1 | |
|--------------------------|-----------------------------|--------------------------|-----------------------------|--------------------------|-----------------------------|
| Rango de frecuencia (Hz) | Tiempo de desconexión (seg) | Rango de frecuencia (Hz) | Tiempo de desconexión (seg) | Rango de frecuencia (Hz) | Tiempo de desconexión (seg) |
| $59.3 < f < 60.5$ | 0.16 | $f_n - 1 < f < f_n + 1$ | 0.2 | $47.5 < f < 50.2$ | 0.2 |

Tabla 7. Tiempos de desconexión de la red en caso de variaciones de frecuencia

Donde f es la frecuencia medida en el punto de conexión común (PCC) en Hz.

Al realizar una simulación del funcionamiento del sistema por ordenador, los tiempos de desconexión del inversor son inmediatos, por lo que no hay problema alguno en el cumplimiento de la normativa. En caso de realizar el montaje físico del inversor, sí que hay que tener en cuenta cuánto dura la desconexión del inversor ante un comportamiento anormal de la red eléctrica y ver si cumple con la normativa.

Las consignas V_g y f_g para la detección se obtienen del sistema PLL diseñado en el apartado anterior. Como se vio en su momento, a la salida del PLL se obtiene el valor de pico de las tensiones fase-neutro de la red eléctrica, así como la frecuencia de red para la sincronización. De esta manera, el sistema anti-islanding se materializa de la siguiente forma:

Anti_islanding





Figura 59. Bloque del circuito en PSIM donde implementa el sistema anti-islanding

Donde a la entrada se introduce la amplitud de las tensiones de la red eléctrica V_{pico} , la frecuencia de la red f_{PLL} , los dos últimos provenientes del PLL; y la tensión de la instalación fotovoltaica V_{pv} . A la salida del sistema se obtiene la tensión del sistema anti-islanding V_{isl} y una señal de habilitación *Enable* conectado al terminal de puerta de unos interruptores situados tanto a la entrada como a la salida del inversor de manera que cuando haya un fallo, se abren.


Se ha realizado una simulación en PSIM para la comprobación del algoritmo aplicando variaciones en las magnitudes de la red eléctrica:

Algoritmos de control

➤ Cambio de 400V (rms) y 50Hz a 350V (rms) y 50Hz:




➤ Cambio de 400V (rms) y 50Hz a 450V (rms) y 50Hz:




Algoritmos de control

➤ Cambio de 400V (rms) y 50Hz a 400V (rms) y 45Hz:



➤ Cambio de 400V (rms) y 50Hz a 400V (rms) y 55Hz:



Algoritmos de control

Como se puede observar en las dos primeras simulaciones reveladas, aplicando variaciones en la tensión de red, el sistema anti-islanding responde con una subida de la tensión en la instalación fotovoltaica V_{pv} , así como dar un nivel bajo a la señal de habilitación (Enable) de los interruptores conectado tanto a la entrada como a la salida del inversor.

Realizando la misma simulación pero aplicando variaciones en la frecuencia de red, el sistema anti-islanding responde de la misma forma, de manera que el inversor se desconecte de la instalación fotovoltaica.

El código en C del sistema anti-islanding implementado en el inversor se encuentra en el apartado **ANEXO 2**.

Capítulo 4. Simulación

4.1 Dimensionamiento del campo fotovoltaico

Con el fin de realizar una simulación del inversor más realista, se diseñó un campo fotovoltaico. Esta instalación fotovoltaica se conectará a la entrada del inversor y proveerá una potencia determinada previamente.

El módulo fotovoltaico escogido para el proyecto es TSM-DE20 de la serie Vertex [18], proporcionado por el fabricante Trina Solar. Este módulo permite entregar una potencia en las horas de mayor luminosidad de 595W. Se basa en la tecnología de fabricación monocristalina, cuya principal ventaja es su mayor eficiencia, de un 21%, con respecto a módulos hechos por otras técnicas como son el policristalino o el silicio amorfo.



Figura 60. Módulo TSM-DE20 de la familia Vertex de Trina Solar

Otra razón de esta elección es la disposición por parte del fabricante de las curvas de funcionamiento del módulo, presentadas en la Figura 61:




Figura 61. Curvas características del módulo TSM-DE20, corriente vs tensión (izquierda) y potencia vs tensión (derecha). Fuente: [18]

Simulación

Las características técnicas del módulo se recogen en la siguiente tabla:

| DATOS ELECTRICOS EN CONDICIONES STC | | | |
|--------------------------------------|--|-------|-----|
| Símbolo | Descripción | Valor | Ud. |
| P_{max} | Potencia máxima del módulo | 595 | W |
| V_{MPP} | Voltaje en el punto de máxima potencia | 34.20 | V |
| I_{MPP} | Corriente en el punto de máxima potencia | 17.40 | A |
| V_{OC} | Tensión en circuito abierto | 41.30 | V |
| I_{SC} | Corriente en cortocircuito | 18.47 | A |
| η | Eficiencia del módulo | 21 | % |
| DATOS ELECTRICOS EN CONDICIONES NOCT | | | |
| V_{MPP} | Voltaje en el punto de máxima potencia | 31.90 | V |
| I_{MPP} | Corriente en el punto de máxima potencia | 14.13 | A |
| V_{OC} | Tensión en circuito abierto | 38.90 | V |
| I_{SC} | Corriente en cortocircuito | 14.88 | A |

Tabla 8. Características técnicas del módulo solar TSM-DE20 elegido para el proyecto

- Condiciones STC: Irradiancia $1000\text{W}/\text{m}^2$, temperatura del módulo 25°C
- Condiciones NOCT: Irradiancia $800\text{W}/\text{m}^2$, temperatura ambiente 20°C

Gracias a una mayor potencia con respecto a módulos de otras marcas se logra una instalación no tan masiva, lo que repercute en un menor coste de la instalación. Por otro lado, conlleva un mayor coste de adquisición de estos módulos pues posee prestaciones que no están estandarizadas en la demanda actual.

Una vez escogido el módulo, el siguiente paso es configurar el número necesario de módulos conectados en serie y el número necesario de módulos conectados en paralelo. Esto es debido a que, cuando se conecta dos módulos en serie la tensión a la salida del conjunto es el doble que la tensión por un módulo; mientras que, si se conecta dos módulos en paralelo, la corriente es el doble. En la **Figura 62** se representa gráficamente los conceptos anteriormente mencionados:




Figura 62. Representación del comportamiento en las conexiones entre módulos fotovoltaicos, tanto en serie (arriba) como en paralelo (abajo)

Simulación

Después de los conceptos teóricos, se procede a configurar el número necesario de módulos. Para ello, se ha estipulado unas condiciones de diseño como es una tensión máxima de 1500V y una corriente máxima de 500A. La configuración resultante de la instalación fotovoltaica es la siguiente:

| Configuración elegida para el campo solar FV (valores STC): | | | | | |
|--|----------------|--------|----------|---------|-----|
| Número módulos serie | N_{MS} | 34 | | | |
| Número ramas paralelo | N_{SP} | 20 | | | |
| Número total módulos | N_{mod_max} | 680 | Invierno | Verano | Ud. |
| Potencia pico instalada | P_{pk} | 404600 | 208748 | 288464 | W |
| Tensión DC máxima | V_{OC} | 1404.2 | 1437.11 | 1291.86 | V |
| Tensión PMP | V_{MPP} | 1162.8 | 1195.71 | 1050.46 | V |
| Intensidad en el PMP | I_{MPP} | 348 | 173.31 | 282.18 | A |
| Intensidad de cortocircuito | I_{SC} | 369.4 | 184.01 | 299.30 | A |

Tabla 9. Representación de los parámetros de la instalación fotovoltaica a implementar, realizado en la hoja de cálculo Excel

En la **Tabla 9** se aprecia el número de módulos planteado para el proyecto, de 680 unidades. La distribución a seguir se compone de 20 strings donde cada uno irá conectado 34 paneles fotovoltaicos conectados en serie. Además, los parámetros de la instalación se ajustan a los deseados como la potencia de pico, de 404.6kW, cercanos a los 400kW. También, en ambientes fríos, la tensión máxima que puede alcanzar es de 1437.11V, por debajo de los 1500V.

Para poner en funcionamiento la instalación fotovoltaica diseñada, se ha creado en PSIM un subcircuito cuya idea es introducir como entrada la irradiancia y en la salida proporcione la tensión V_{PV} y la corriente I_{PV} del campo fotovoltaico:




Figura 63. Sección del circuito en PSIM representando la instalación fotovoltaica

El subcircuito representado está dispuesto de la siguiente manera:




Figura 64. Circuito creado para el funcionamiento de la instalación fotovoltaica

Donde el elemento más destacable es el conocido como *2-D Lookup Table*, donde está almacenado los puntos que conforman las curvas de funcionamiento del módulo escogido según la irradiancia. Por otro lado, se introduce el número de módulos conectados en serie (N° serie) y el número de strings (N° paral) para finalmente conformar el campo fotovoltaico.

Simulación

Si se realiza un barrido de valores para la entrada de la irradiancia, se obtiene el siguiente resultado:




Figura 65. Simulación realizada en representación de la corriente y de la potencia por cada módulo según la irradiancia

Realizando una comparativa de las curvas mostradas en la **Figura 65** con las curvas proporcionadas por el fabricante del módulo escogido, se observa que son idénticas.

4.2 Simulación en PSIM


En este apartado se procederá a exponer los resultados obtenidos por simulación empleando la herramienta PSIM. Además, se ha realizado una serie de comprobaciones con el fin de verificar el correcto funcionamiento del inversor así como el cumplimiento de las especificaciones establecidas en el apartado *1.2 Especificaciones de diseño*. Para ello, se ha diseñado el siguiente circuito donde están distribuidas las diferentes etapas vistas a lo largo de este documento:

TRABAJO FIN DE MÁSTER


MÁSTER UNIVERSITARIO EN INGENIERÍA DE SISTEMAS ELECTRÓNICOS

Manuel Cervera Roca

Instalación fotovoltaica 400kW




RED ELÉCTRICA




ETAPA DE POTENCIA


Neutral Point Clamped Inverter (NPC) de 3 niveles trifásico





Filtro LCL de conexión a red



ETAPA DE CONTROL DIGITAL



Modulación SPWM Unipolar




ANTI-ISLANDING



Simulación


La primera simulación expuesta corresponde con la tensión por la fase A a la salida del inversor:



Como se puede observar, las tensiones a la salida del inversor NPC van cambiando de 0V a 600V, que corresponde con la mitad de la tensión en el punto de máxima potencia (1200V). Luego vuelve a ser 0V y finalmente pasa por el tercer nivel de tensión, -600V.


Otra simulación llevada a cabo corresponde con la potencia del inversor que se obtiene para diferentes casos de irradiancia:

➤ Irradiancia = 200W/m²




Simulación

➤ Irradiancia = 400W/m^2




➤ Irradiancia = 600W/m^2




Simulación

➤ Irradiancia = 800W/m^2




➤ Irradiancia = 1000W/m^2



Simulación


Cabe destacar el resultado de la simulación para el caso con irradiancia $1000\text{W}/\text{m}^2$ ya que, como se observa, el inversor está funcionando a una potencia de 400kW . Esta es la potencia máxima que se estableció inicialmente en el proyecto, concretamente en el apartado 1.2 *Especificaciones de diseño*, por lo que se verifica la especificación principal.

Siguiendo el caso con una irradiancia de $1000\text{W}/\text{m}^2$, se muestra la forma de onda de las corrientes, primero por la inductancia del filtro L_f y segundo la que se inyecta en la red por una fase:



Simulación

Posteriormente, se extrae el espectro armónico de ambas corrientes para visualizar los armónicos producidos:




Como se observa, el filtro LCL está aplicando la atenuación necesaria sobre la corriente que se inyecta en la red (i_a), ya que el mayor armónico del conjunto situado a la frecuencia de conmutación tiene de amplitud 0.6A aproximadamente. En el momento de diseño del filtro LCL se estableció que los armónicos de corriente tenían como valor límite 0.8A o menos, por lo que se verifica esta comprobación.

Otro concepto a tener en cuenta es el valor del THD_i que presenta esta ventana de simulación. Calculando el factor de distorsión armónica total de la corriente i_a para los primeros 40 armónicos (expresión 40), da como resultado un porcentaje de 0.322%. Este resultado es adecuado ya que es un valor inferior a la especificación marcada en las especificaciones del proyecto al ser menor que 3% (marcado por la normativa IEEE 519), por lo también se verifica.

Posteriormente, se ha realizado una simulación dinámica para evaluar el comportamiento del inversor ante una irradiancia de valor variable:


Simulación




Como se puede apreciar en la última figura, cuando la irradiancia tiene un valor constante, el inversor permanece inmóvil en un punto de operación. Dicho punto es el punto de máxima potencia para el valor de irradiancia que tenga en ese momento. El punto de operación está regulado mediante el algoritmo MPPT, donde tiene como valores la tensión del punto de máxima potencia V_{MPP} de aproximadamente 1162.8V y la corriente I_{MPP} cuyo valor depende de la irradiancia. De esta manera, la potencia del inversor se obtiene de la multiplicación de los valores de V_{MPP} y I_{MPP} .

Por otro lado, en los tramos A y B donde se produce un cambio en la irradiancia, el inversor recalcula hasta que llega a un nuevo punto de operación estable. Esto se consigue gracias al algoritmo de control donde contiene los tres lazos de control vistos anteriormente. Estos lazos, al estar trabajando en bucle cerrado, automáticamente modifica el funcionamiento del inversor dependiendo de la variable de entrada, en este caso la corriente proveniente del campo fotovoltaico. Para apreciar el trabajo que hace el algoritmo de control, se han extraído las siguientes curvas que representan las señales moduladoras resultantes:

Simulación




Las formas de onda llamadas Mod_A, Mod_B y Mod_C atacan a la modulación SPWM donde se les compara con dos señales triangulares como se vio en el apartado 3.3 *Modulación SPWM con inyección de tercer armónico*. En las señales se percibe un cierto rizado. Una posible causa del rizado es el algoritmo MPPT donde debido a la continua comparativa entre la tensión de la instalación fotovoltaica y la tensión del punto de máxima potencia, introduce variaciones por esa diferencia de tensión que acaban introduciendo en las señales moduladoras. Las señales moduladoras se les comparan resultando en la generación de las cuatro señales de disparo para cada transistor de la misma fase (se ha representado un periodo de conmutación para una mejor visualización de la gráfica):




Simulación

Por otro lado, se ha implementado el método de inyección del tercer armónico dentro del conjunto del algoritmo de control, de manera que se alcanza la unificación de todo el sistema de control del inversor. La forma resultante del tercer armónico donde se le restará a las señales moduladoras es la siguiente:



Una comprobación más que se hace es verificar si las corrientes de fase están en sincronía con las tensiones de fase provenientes de la red eléctrica, de manera que toda potencia generada por la instalación fotovoltaica se convierta en potencia activa (útil) obteniéndose a la salida AC del inversor, objetivo marcado al inicio del proyecto:




Simulación

Tomando como ejemplo la corriente y la tensión por la fase A, se aprecia como la corriente toma las características que la tensión, resultando la sincronización en ambos. Esto se logra gracias al algoritmo PLL, dando como resultado la variable θ_{PLL} , mostrada en la ventana inferior de la simulación.

Expresando de forma numérica, el desfase existente entre la corriente I_a y la tensión V_a es de 1.8° , obteniéndose un factor de potencia de desplazamiento $\cos(\varphi)$ de 0.999, cumpliendo con la especificación marcada en el apartado 1.2 *Especificaciones de diseño*.


Otro caso de estudio es la respuesta ante posibles cambios en las magnitudes de V_g y f_g propias de la red eléctrica. En las figuras que siguen, se contempla como el sistema anti-islanding se activa con el fin de anticiparse a los fallos que puedan acabar deteriorando el inversor:

- Cambio de 400V (rms) y 50Hz a 350V (rms) y 50Hz:




Simulación

- Cambio de 400V (rms) y 50Hz a 450V (rms) y 50Hz:




- Cambio de 400V (rms) y 50Hz a 400V (rms) y 45Hz:



Simulación

➤ Cambio de 400V (rms) y 50Hz a 400V (rms) y 55Hz:



Capítulo 5. Conclusiones

A lo largo de este proyecto se ha diseñado un inversor con una potencia de salida de 400kW. Para ello, se ha ido cumpliendo una serie de pasos:

- Se ha diseñado la etapa de potencia empleando un inversor NPC de tres niveles y se ha elegido los condensadores, los transistores y los diodos adecuados para su implementación.
- Se ha diseñado el filtro LCL para la conexión a red eléctrica. De esta manera, se logra la atenuación de los armónicos de corriente en alta frecuencia.
- Se ha creado un código en C que actúa como algoritmo de control, añadiendo los lazos de control necesarios para su correcto funcionamiento.
- Se ha diseñado el sistema anti-islanding como medida de protección frente a fallos en la red eléctrica.
- Se ha diseñado el PLL de manera que las corrientes generadas por el inversor se sincronicen con las tensiones de red.
- Se ha implementado una modulación SPWM con inyección de tercer armónico para la generación de las señales de disparo de los transistores.
- Se ha dimensionado un campo fotovoltaico escogiendo un módulo fotovoltaico real donde genera la tensión y la corriente que se suministrará al inversor.
- Se ha simulado el comportamiento del inversor frente a la irradiancia, tanto de valor constante como variable, para su verificación.
- Se ha simulado el sistema anti-islanding para comprobar su respuesta ante fallos en la red eléctrica

Gracias a estas pautas conseguidas, se ha alcanzado los objetivos estipulados gracias al circuito diseñado.

Capítulo 6. Posibles actividades a desarrollar en el futuro

Una posible nueva línea de trabajo relacionado con el proyecto es la implementación experimental del inversor diseñado. Es importante este avance ya que significa la puesta en práctica de los conceptos vistos a lo largo de este documento. Se ha llevado a cabo la parte teórica y la simulación de un inversor con una potencia de 400kW, pero queda por realizar la segunda parte: el montaje. Esto no quita mérito al trabajo realizado en este trabajo final de máster, pero lo que busca el cliente es el producto final, y que sea funcional.

En caso de realizar su montaje, es necesaria la implementación de una etapa extra: un filtro EMI. Este filtro se encarga de minimizar los efectos de las interferencias electromagnéticas generadas a lo largo de toda la circuitería del propio inversor. Es importante este tipo de filtros ya que las interferencias pueden acabar degradándose las señales que circulan por el inversor, sobre todo las más críticas como son los relojes o las señales de comunicación. Por cuestiones de plazo, no se ha llevado a cabo en esta simulación

Algunos métodos empleados en este proyecto pueden ser sustituidos por otros como el método empleado para la generación de las señales de disparo de los transistores. Se ha empleado una modulación SPWM con inyección de tercer armónico. Sin embargo, había otra posibilidad: SVM o modulación por espacios vectoriales. Por cuestiones de complejidad y tiempo se eligió la opción SPWM.

Referencias

- [1] Millán, Victor. (2021). Estos son los países que más contaminan del mundo por sus emisiones de CO₂: <https://yotura.com/paises-que-mas-contaminan-del-mundo-emisiones-co2-130219/>
- [2] Página web de la Red Eléctrica de España (REE): <https://www.ree.es/es>
- [3] Pérez, Enrique. (2020). La mayor planta fotovoltaica de Europa está en Badajoz: así es Núñez de Balboa, con 500 MW y más de 1.400.000 paneles solares: <https://www.xataka.com/energia/mayor-planta-fotovoltaica-europa-esta-badajoz-asi-nunez-balboa-500-mw-1-400-000-paneles-solares>
- [4] Catalina Pilar. (2019). Power Electronics suministra inversores al megacomplejo solar Núñez de Balboa en Extremadura: <https://energetica21.com/noticia/power-electronics-suministra-inversores-al-megacomplejo-solar-nunez-de-balboa-en-extremadura>
- [5] pvEurope. (2019). Higher yield with 1500V string inverter solution for record bidding PV plant: <https://www.pveurope.eu/solar-generator/higher-yield-1500v-string-inverter-solution-record-bidding-pv-plant>
- [6] GamesaElectric, PV 2X series PV Stations Data sheet. Available Online: <https://www.gamesaelectric.com/producto/pv-2x-series-pv-stations/>
- [7] Growatt, MAX 185-253KTL3-X HV Family Data sheet. Available Online: <https://www.ginverter.com/Large-Commercial-Utility-Inver/42-642.html>
- [8] Power Electronics, HEC-US V1500 Data sheet. Available Online: <https://manualzz.com/doc/23661255/hec-us-v1500---power-electronics>
- [9] Huawei, SUN2000-90KTL-H2 Data sheet. Available Online: <https://solar.huawei.com/en/download?p=%2F-%2Fmedia%2FSolar%2Fattachment%2Fpdf%2Fapac%2Fdatasheet%2FSUN2000-90KTL-H2.pdf>
- [10] Ingecon, Power Serie B 1.500 Vdc Family Data sheet. Available Online: https://www.ingeteam.com/Portals/0/Catalogo/Producto/Documento/PRD_4259_Archivo_ingecon-sun-power-serie-b-1500vdc.pdf
- [11] Boletín Oficial del Estado núm. 254, páginas 37017 a 37019 (3 págs.) Resolución de 4 de octubre de 2006, de la Secretaría General de Energía, por la que se aprueba el procedimiento de operación 12.3 Requisitos de respuesta frente a huecos de tensión de las instalaciones eólicas. https://www.boe.es/diario_boe/txt.php?id=BOE-A-2006-18485
- [12] Wima, DC-LINK-HC Family Data sheet. Available Online: https://www.wima.de/wp-content/uploads/media/e_WIMA_DC_Link_HC.pdf
- [13] Mitsubishi Electric, CM600DY-24S IGBT Module Data sheet. Available Online: https://www.mitsubishielectric.com/semiconductors/php/eTypeNoProfile.php?TYPENO=CM600DY-24S&FOLDER=/product/powermodule/igbt/s_series

- [14] Mitsubishi Electric, RM1200DB-34S High Voltage Diode Module Data sheet. Available Online:
<https://www.mitsubishielectric.com/semiconductors/php/eTypeNoProfile.php?TYPENO=R M1200DB-34S&FOLDER=/product/powermodule/diode/highvoltage>
- [15] Mitsubishi Electric, Power Module Loss Simulator. Available Online:
<https://www.mitsubishielectric.com/semiconductors/simulator/index.html>
- [16] B. Malakondareddy, S. Senthil Kumar, N. Ammasai Gounden, I. Anand, "International Journal of Electrical Power & Energy Systems", ScienceDirect, vol. 110, pp. 318-331, September 2019. ISSN: 0142-0615
- [17] Normativa UNE-EN 50160. (2001). Características de la tensión suministrada por las redes generales de distribución:
<https://www.donsion.org/calidad/documentacion/normativa/16-UNE-EN-50160.pdf>
- [18] Trina solar, TSM-DE20 Family Data sheet. Available Online:
https://static.trinasolar.com/sites/default/files/DT_M_0010_BDatashet_Verx DE20 EN_2021_B_web_DE20_2021B_EN_20211119.pdf
- [19] R. Teodorescu, M. Liserre, P. Rodríguez, "Grid converters for photovoltaic and wind power systems" *IEEE on Power, Energy and Industry Applications*, 2011. ISBN: 9780470667057
- [20] B. Wu, M. Narimani, "High-power converters and AC drivers" *IEEE PRESS, January 2017*. ISBN: 978-1-119-15603-1

ANEXOS

ANEXO 1: Algoritmo de la etapa de control en PSIM

```
#include <Stdlib.h>
#include <String.h>

int g_nInputNodes=0;
int g_nOutputNodes=0;
int g_nStepCount=0;

// ENTRADAS
float Vpv;
float Ipv;
float Ia, Ib, Ic;
float Va, Vb, Vc;
float Vc1, Vc2;

// SALIDAS
float Mod_A;
float Mod_B;
float Mod_C;

// VARIABLES AUXILIARES
// ALGORITMO DE PUNTO DE MÁXIMA POTENCIA
float Ppv;
float VMPPT;
float Ppv_1;
float Vpv_1;
float incr_P;
float incr_V;
int incr = 5;

// PLL
double Vd_a, Vd_b, Vd_c;
double Vq_a, Vq_b, Vq_c;
double Vd, Vq;
double Vq_1;
double outPI, outPI_1;
float w_PLL_1;
double theta_1;
double pi = 3.141592653589793;
double w_nom = 2*pi;
double w_PLL = 0;
double f_PLL;
float theta;

//TRANSFORMADA DE PARK
float Id_a, Id_b, Id_c;
float Iq_a, Iq_b, Iq_c;
float Id, Iq, Io;
```

```

// LAZO DE TENSIÓN
double inPIv, inPIv_1;
double outPIv, outPIv_1;
double limite = 900;

// LAZO DE CORRIENTE
float Dd, Dq, Do;
float G_desacoplo = 2.9719e-04;
double inPIid, inPIid_1;
float outPIid, outPIid_1;
double inPIiq, inPIiq_1;
double outPIiq, outPIiq_1;
float limite_id = 3;
float limite_iq = 3;

// TRANSFORMADA DE PARK INVERSA
float a_a, a_b, a_c;
float b_a, b_b, b_c;
float c_a, c_b, c_c;
float Da;
float Db;
float Dc;

// LAZO NEUTRAL- POINT VOLTAGE
float inPI_NPV, inPI_NPV_1;
float outPI_NPV, outPI_NPV_1;
float outNPV_A, outNPV_B, outNPV_C;

// INYECCIÓN DE TERCER ARMONICO
float tercer_armP, tercer_armN;
float tercer_arm;

// ENTRADAS
Vpv = in[0];
Ipv = in[1];
Ia = in[2];
Ib = in[3];
Ic = in[4];
Va = in[5];
Vb = in[6];
Vc = in[7];
Vc1 = in[8];
Vc2 = in[9];

////////////////////////////////////
//////////////////////////////////// PLL //////////////////////////////////////
////////////////////////////////////

// DETECTOR DE FASE
// TRANSFORMACIÓN DE PARK, abc a dq
Vd_a = 0.667*Va*(cos(theta));
Vd_b = 0.667*Vb*(cos(theta - (2*pi)/3));
Vd_c = 0.667*Vc*(cos(theta + (2*pi)/3));
Vd = Vd_a + Vd_b + Vd_c;

```

```

Vq_a = 0.667*Va*(sin(theta));
Vq_b = 0.667*Vb*(sin(theta - (2*pi)/3));
Vq_c = 0.667*Vc*(sin(theta + (2*pi)/3));
Vq = Vq_a + Vq_b + Vq_c;

// CONTROLADOR PI
// DISCRETIZADO POR MÉTODO TUSTIN PARA UNA fs = 8kHz
outPI = outPI_1 - 0.3013*Vq + 0.2987*Vq_1;

// SUMA FRECUENCIAS
w_PLL = outPI + w_nom;
f_PLL = w_PLL/(2*pi);

// OSCILADOR CONTROLADO POR TENSIÓN (INTEGRADOR)
// DISCRETIZADO POR MÉTODO TUSTIN PARA UNA fs = 8kHz
theta = theta_1 + 6.25e-05*w_PLL + 6.25e-05*w_PLL_1;

// RESET DEL INTEGRADOR
if (theta >= 2*pi)
{
    theta = 0;
}

// ACTUALIZACIÓN DE VALORES ANTERIORES
Vq_1 = Vq;
outPI_1 = outPI;
w_PLL_1 = w_PLL;
theta_1 = theta;

////////////////////////////////////
//////////////////////////////////// TRANSFORMADA DE PARK, abc a dqo //////////////////////////////////
////////////////////////////////////

Id_a = 0.667*Ia*(cos(theta));
Id_b = 0.667*Ib*(cos(theta - (2*pi)/3));
Id_c = 0.667*Ic*(cos(theta + (2*pi)/3));
Id = Id_a + Id_b + Id_c;

Iq_a = 0.667*Ia*(sin(theta));
Iq_b = 0.667*Ib*(sin(theta - (2*pi)/3));
Iq_c = 0.667*Ic*(sin(theta + (2*pi)/3));
Iq = Iq_a + Iq_b + Iq_c;

////////////////////////////////////
//////////////////////////////////// ALGORITMO DE PUNTO DE MÁXIMA POTENCIA //////////////////////////////////
////////////////////////////////////

// CALCULO DE LA POTENCIA FOTOVOLTAICA
Ppv = Vpv*Ipv;

// INCREMENTO DE POTENCIA
incr_P = Ppv - Ppv_1;

// INCREMENTO DE TENSIÓN
incr_V = Vpv - Vpv_1;

```

```

// ALGORITMO MPPT
if(incr_P > 0)
{
    if(incr_V > 0)
    {
        VMPPT = Vpv + incr;
    }
    else
    {
        VMPPT = Vpv - incr;
    }
}
else
{
    if(incr_V > 0)
    {
        VMPPT = Vpv - incr;
    }
    else
    {
        VMPPT = Vpv + incr;
    }
}

// LIMITADOR
if (VMPPT > 1500)
{
    VMPPT = 1500;
}
else if (VMPPT < 730)
{
    VMPPT = 730;
}

// ACTUALIZACION DE VALORES ANTERIORES
Ppv_1 = Ppv;
Vpv_1 = Vpv;

////////////////////////////////////
//////////////////////////////////// LAZO DE TENSION //////////////////////////////////////
////////////////////////////////////

inPIv = VMPPT - Vpv;
outPIv = outPIv_1 + 1.475*inPIv - 1.435*inPIv_1;

// SISTEMA ANTIWIND-UP
if (outPIv > limite)
{
    outPIv = limite;
}
else if (outPIv < - limite)
{
    outPIv = - limite;
}

```

```

// ACTUALIZACIÓN DE VALORES ANTERIORES
inPIv_1 = inPIv;
outPIv_1 = outPIv;

////////////////////////////////////
//////////////////////////////////// LAZO DE CORRIENTE //////////////////////////////////////
////////////////////////////////////

// EJE D
inPIid = outPIv - Id;
outPIid = outPIid_1 - 0.00125*inPIid + 0.00075*inPIid_1;

// SISTEMA ANTIWIND-UP PARA EL EJE D
if (outPIid > limite_id)
{
    outPIid = limite_id;
}
else if (outPIid < - limite_id)
{
    outPIid = - limite_id;
}
else
{
    // ACTUALIZACIÓN DE VALORES ANTERIORES
    inPIid_1 = inPIid;
    outPIid_1 = outPIid;
}

Dd = outPIid + G_desacoplo*Iq;

////////////////////////////////////

// EJE Q
inPIiq = 0 - Iq;
outPIiq = outPIiq_1 - 0.00125*inPIiq + 0.00075*inPIiq_1;

// SISTEMA ANTIWIND-UP PARA EL EJE Q
if (outPIiq > limite_iq)
{
    outPIiq = limite_iq;
}
else if (outPIiq < - limite_iq)
{
    outPIiq = - limite_iq;
}
else
{
    // ACTUALIZACIÓN DE VALORES ANTERIORES
    inPIiq_1 = inPIiq;
    outPIiq_1 = outPIiq;
}

Dq = outPIiq - G_desacoplo*Id;

```

```

/////////////////////////////////////////////////////////////////
// EJE O
Do = 0;

/////////////////////////////////////////////////////////////////
// TRANSFORMADA DE PARK INVERSA, dqo a abc //
/////////////////////////////////////////////////////////////////

// FASE A
a_a = Dd*cos(theta);
a_b = Dq*sin(theta);
a_c = 0;
Da = a_a + a_b + a_c;

// FASE B
b_a = Dd*cos(theta - (2*pi)/3);
b_b = Dq*sin(theta - (2*pi)/3);
b_c = 0;
Db = b_a + b_b + b_c;

// FASE C
c_a = Dd*cos(theta + (2*pi)/3);
c_b = Dq*sin(theta + (2*pi)/3);
c_c = 0;
Dc = c_a + c_b + c_c;

/////////////////////////////////////////////////////////////////
// LAZO NEUTRAL - POINT VOLTAGE //
/////////////////////////////////////////////////////////////////

inPI_NPV = 0 - (Vc1 - Vc2);
outPI_NPV=outPI_NPV_1 - 0.002001*inPI_NPV + 0.001999*inPI_NPV_1;

// ACTUALIZACIÓN DE VALORES ANTERIORES
inPI_NPV_1 = inPI_NPV;
outPI_NPV_1 = outPI_NPV;

// FASE A
outNPV_A = Da + outPI_NPV;

// FASE B
outNPV_B = Db + outPI_NPV;

// FASE C
outNPV_C = Dc + outPI_NPV;

/////////////////////////////////////////////////////////////////
// INYECCIÓN DE TERCER ARMÓNICO //
/////////////////////////////////////////////////////////////////

// BUSQUEDA DEL MÁXIMO VALOR POSITIVO
if (outNPV_A > outNPV_B && outNPV_A > outNPV_C)
{
    tercer_armP = outNPV_A;
}

```

```

else if (outNPV_B > outNPV_A && outNPV_B > outNPV_C)
{
    tercer_armP = outNPV_B;
}
else
{
    tercer_armP = outNPV_C;
}

// BUSQUEDA DEL MÁXIMO VALOR NEGATIVO
if(outNPV_A < outNPV_B && outNPV_A < outNPV_C)
{
    tercer_armN = outNPV_A;
}
else if (outNPV_B < outNPV_A && outNPV_B < outNPV_C)
{
    tercer_armN = outNPV_B;
}
else
{
    tercer_armN = outNPV_C;
}

tercer_arm = 0.25*(tercer_armP + tercer_armN);

// FASE A
Mod_A = outNPV_A - tercer_arm;

// FASE B
Mod_B = outNPV_B - tercer_arm;

// FASE C
Mod_C = outNPV_C - tercer_arm;

////////////////////////////////////

// SALIDAS
out[0] = Mod_A;
out[1] = Mod_B;
out[2] = Mod_C;

out[3] = Vd;
out[4] = f_PLL;

```

ANEXO 2: Algoritmo del sistema anti-islanding en PSIM

```
#include <Stdlib.h>
#include <String.h>

int g_nInputNodes=0;
int g_nOutputNodes=0;
int g_nStepCount=0;

// INICIALIZACIÓN DE ENTRADAS Y SALIDAS
float Vpico;
float f_PLL;
float Vpv;
int enable;

// VARIABLES AUXILIARES Y CONSTANTES
double pi = 3.14159265359;
double prueba = 0;
double V_red = 325; // Valor de pico de la red electrica española
double f_red = 50; // Frecuencia de la red electrica española

// ENTRADAS
Vpico = in[0]; // Valor de pico de la red electrica conectada
f_PLL = in[1]; // Frecuencia angular de la red electrica conectada
Vpv = in[2]; // Tensión de la instalación fotovoltaica

// COMPROBACIÓN DE MARGENES SEGÚN UNE - EN 50160
//----- Comprobación de la tensión -----//
if(Vpico > 1.10*V_red || Vpico < 0.90*V_red)
{
    // DESCONECTAR EL INVERSOR
    Vpv = 1450;
    enable = 0;
}
//----- Comprobación de la frecuencia -----//
else if(f_PLL > 1.01*f_red || f_PLL < 0.99*f_red)
{
    // DESCONECTAR EL INVERSOR
    Vpv = 1450;
    enable = 0;
}
else
{
    // CONECTAR EL INVERSOR
    enable = 1;
    Vpv = Vpv;
}

// SALIDAS
out[0] = Vpv; // Tensión de la instalación fotovoltaica
out[1] = enable; // Señal de habilitación para el funcionamiento
del inversor
```

ANEXO 3: Diseño del filtro LCL en MATLAB

```
=====
% TRABAJO FIN DE MÁSTER
% Alumno: Manuel Cervera Roca
% Tutor: Emilio Figueres Amorós
% Cotutor: Gabriel Garcerá Sanfelíu
% Máster Universitario en Ingeniería de Sistemas Electrónicos
% Universidad Politécnica de Valencia
=====

disp('TRABAJO FINAL DE MÁSTER');
disp('DISEÑO DEL FILTRO LCL');
disp('SIMULANDO...');

=====
% Definición de parámetros
=====

Vdc = 1162.8; % Vmpp de la instalacion fotovoltaica en
condiciones STC
C = 2600e-6; % Capacidad de entrada
P = 400e3; % Potencia del inversor
R = Vdc^2/P; % Resistencia de carga nominal
f_red = 50; % Frecuencia de red en Hz
w_red = 2*pi*f_red; % Frecuencia angular en rad/s
fsw = 4000; % Frecuencia de conmutación de los IGBTs en
Hz
wsw = 2*pi*fsw; % Frecuencia angular en rad/s
s = tf('s'); % Variable de Laplace

=====
% Cálculos iniciales
=====

% Rango tensiones de red entre fases
VredRMS_max = 400*1.1; % Valor maximo
VredRMS = 400; % Valor nominal
VredRMS_min = 400*0.9; % Valor minimo

% Rango tensiones de red entre fases, valor de pico
VredP_max = 400*1.1*sqrt(2); % Valor maximo
VredP = 400*sqrt(2); % Valor nominal
VredP_min = 400*0.9*sqrt(2); % Valor minimo

% Rango tensiones fase-neutro, valor de pico
VredFN_max = 400*1.1*sqrt(2)/sqrt(3); % Valor maximo
VredFN = 400*sqrt(2)/sqrt(3); % Valor nominal
VredFN_min = 400*0.9*sqrt(2)/sqrt(3); % Valor minimo

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% DISEÑO DEL FILTRO LCL %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

% Calculo restricciones de diseño
Vg = (VredRMS/sqrt(3))*1.1; % Valor RMS tension fase-neutro
k_PWM = 1/(2*sqrt(2));
IIRMS = P/(sqrt(3)*400); % Componente fundamental de la corriente
Lg_y_Lf_MAXIMO = sqrt(((k_PWM*Vdc)^2-Vg^2)/(w_red*IIRMS)^2);
```

```

% Lg+Lf ha de ser MENOR que esto
Lf_MINIMO = (VredP_max)/(6*I1RMS*sqrt(2)*0.2*fsw);
% Lf ha de ser MAYOR que esto
Cf_MAXIMO = (0.05*P)/(w_red*(VredRMS)^2);
% Cf ha de ser MENOR que esto

% Requisitos de diseño del filtro LCL
I1_ATENUAR = 0.5;
Varm = 40; % Mayor armónico de tensión a la salida del inversor
f_Varm = 4200; % Frecuencia donde aparece el mayor armónico de tensión
ATENU_LCL = I1_ATENUAR/Varm;
% Obtención de la atenuación a implementar por el filtro LCL
ATENU_LCL_dB = 20*log10(ATENU_LCL);
% Obtención de la atenuación en dB a implementar por el filtro LCL

% Declaración de parámetros
Lg = 100e-6;
Lf = 1000e-6;
Lg_y_Lf = Lg+Lf;
Rd = 1; % Resistencia de damping
Cf = 330e-6;
xi = (Rd/2)*sqrt(Cf/Lg); % Coeficiente de amortiguamiento
RESTRICCIÓN_wsw_5 = wsw/5;
RESTRICCIÓN_fsw_5 = fsw/5;
wres_LCL = sqrt(1/(Lg*Cf)); % OBJETIVO: wres_LCL <= wsw/5
fres_LCL = wres_LCL*(1/2*pi); % OBJETIVO: fres_LCL <= fsw/5
wrescoef = wsw/wres_LCL;
r = Lf/Lg; % Relación de inductancias

% Función de transferencia del filtro LCL: ig(s)/v_inv(s)
tfLCLv =
((1+Rd*Cf*s)*wres_LCL^2)/(Lf*s*(s^2+((1+r)/r)*2*xi*wres_LCL*s+((1+r)/r)
)*wres_LCL^2);

figure('Name','Bode i_g(s) / v_inv(s)','NumberTitle','off')
bode(tfLCLv);
title('Función de transferencia i_{g}(s) / v_{inv}(s)')
grid on

[G_LCL,F_tfLCLv,wout] = bode(tfLCLv,2*pi*4200);
G_LCL_dB = 20*log10(G_LCL);

% Función de transferencia del filtro LCL: ig(s)/i_inv(s)
tfLCLi = ((1+Rd*Cf*s)*wres_LCL^2)/(s^2+2*xi*wres_LCL*s+wres_LCL^2);

figure('Name','Bode i_g(s) / i_inv(s)','NumberTitle','off')
bode(tfLCLi)
title('Función de transferencia i_{g}(s) / i_{inv}(s)')
grid on

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

% Calculo inductancias de red fuerte/debil
Zbase = VredRMS^2/P;
Lr_fuerte = Zbase/(2*pi*50)/1000;
Lr_debil = Zbase/(2*pi*50)/20;

```

```

% RED DEBIL
Lg_DEBIL = Lg+Lr_debil;
xi_DEBIL = (Rd/2)*sqrt(Cf/Lg_DEBIL);
wres_DEBIL = sqrt(1/(Lg_DEBIL*Cf)); % OBJETIVO: wres <= wsw/5
fres_DEBIL = wres_DEBIL*(1/2*pi); % OBJETIVO: fres <= fsw/5
r_DEBIL = Lf/Lg_DEBIL;
tfLCLv_DEBIL =
((1+Rd*Cf*s)*wres_DEBIL^2)/(Lf*s*(s^2+(1+r_DEBIL)/r_DEBIL*2*xi_DEBIL*w
res_DEBIL*s+(1+r_DEBIL)/r_DEBIL*wres_DEBIL^2));
tfLCLi_DEBIL =
(wres_DEBIL^2*(1+Rd*Cf*s))/(s^2+2*xi_DEBIL*wres_DEBIL*s+wres_DEBIL^2);

% RED FUERTE
Lg_FUERTE = Lg+Lr_fuerte;
xi_FUERTE = (Rd/2)*sqrt(Cf/Lg_FUERTE);
wres_FUERTE = sqrt(1/(Lg_FUERTE*Cf)); % OBJETIVO: wres <= wsw/5
fres_FUERTE = wres_FUERTE*(1/2*pi); % OBJETIVO: fres <= fsw/5
r_FUERTE = Lf/Lg_FUERTE;
tfLCLv_FUERTE =
((1+Rd*Cf*s)*wres_FUERTE^2)/(Lf*s*(s^2+(1+r_FUERTE)/r_FUERTE*2*xi_FUER
TE*wres_FUERTE*s+(1+r_FUERTE)/r_FUERTE*wres_FUERTE^2));
tfLCLi_FUERTE =
(wres_FUERTE^2*(1+Rd*Cf*s))/(s^2+2*xi_FUERTE*wres_FUERTE*s+wres_FUERTE
^2);

% Función de transferencia del filtro LCL: ig(s)/v_inv(s)
figure('Name','Bode i_g(s) / v_inv(s) en redes fuerte y
debil','NumberTitle','off')
bode(tfLCLv_DEBIL)
hold
bode(tfLCLv_FUERTE)
title('Función de transferencia i_{g}(s) / v_{inv}(s)')
legend({'RED DÉBIL','RED FUERTE'});
grid on

% Función de transferencia del filtro LCL: ig(s)/i_inv(s)
figure('Name','Bode i_g(s) / i_inv(s) en redes fuerte y
debil','NumberTitle','off')
bode(tfLCLi_DEBIL)
hold
bode(tfLCLi_FUERTE)
title('Función de transferencia i_{g}(s) / i_{inv}(s)')
legend({'RED DÉBIL','RED FUERTE'});
grid on

disp(';FIN DE LA SIMULACIÓN!');

```

ANEXO 4: Diseño de los lazos de control en MATLAB

```
=====
% TRABAJO FIN DE MÁSTER
% Alumno: Manuel Cervera Roca
% Tutor: Emilio Figueres Amorós
% Cotutor: Gabriel Garcerá Sanfelíu
% Máster Universitario en Ingeniería de Sistemas Electrónicos
% Universidad Politécnica de Valencia
=====

disp('TRABAJO FINAL DE MÁSTER');
disp('DISEÑO DE LOS LAZOS DE CONTROL');
disp('SIMULANDO...');

=====
% Definición de parámetros
=====

Vdc = 1162.8;
% Vmpp de la instalacion fotovoltaica en condiciones STC
Ipv = 348;
% Corriente en el punto de máxima potencia (MPP)
C = 2600e-6; % Capacidad de entrada
P = 400e3; % Potencia del inversor
R = Vdc^2/P; % Resistencia de carga nominal
f_red = 50; % Frecuencia de red en Hz
w_red = 2*pi*f_red; % Frecuencia angular en rad/s
fsw = 4000;
% Frecuencia de conmutación de los IGBTs en Hz
wsw = 2*pi*fsw; % Frecuencia angular en rad/s
m = 0.4; % Amplitud de la señal moduladora
s = tf('s'); % Variable de Laplace

% Valores obtenidos del script 'Filtro_LCL_TFM'
Lg = 100e-6;
Lf = 1000e-6;
L = Lg+Lf;
r = Lf/Lg; % Relación de inductancias

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% DISEÑO DE LOS LAZOS DE REGULACIÓN %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%

=====
% Punto de operación
=====

Vd = sqrt(3/2)*sqrt(2)*230; % Voltaje en el canal d
Vq = 0; % Voltaje en el canal q
Dd = Vd/Vdc; % Ciclo de trabajo en el canal d
Id = Vdc/(R*Dd); % Corriente en el canal d
Iq = 0; % Corriente en el canal d
Dq = -(L*w_red*Id)/Vdc; % Ciclo de trabajo en el canal q
```

```

=====
% Lazo de regulación de corriente
=====

% Kp mas BAJO --> MENOS frecuencia de cruce
% Kp mas ALTO --> MAS frecuencia de cruce
% Ki mas BAJO --> MAS margen de fase
% Ki mas ALTO --> MENOS margen de fase

Kp_i = -0.001;           % Ganancia proporcional
Ki_i = 4000;            % Ganancia integral
PI_i = Kp_i*(1+Ki_i/s); % Regulador de control de
corriente

Gid = -Vdc/(r+L*s);     % Función de transferencia
(aproximada) id/dd, corrientes entrantes al inversor positivas
Tid = PI_i*Gid;
% Ganancia de lazo de corriente en el canal d
Tiq = Tid;
% Ganancia de lazo de corriente en el canal q

T_i = 1/Ki_i;
k_i = Kp_i;
% Parámetros T y k de los reguladores de corriente en PSIM

% Extracción de parámetros del diagrama de bode de Tid

[Gm_id,Pm_id,Wcg_id,Wcp_id] = margin(Tid);

fci = Wcp_id/(2*pi)
MFi = Pm_id

=====
% Calculo ganancia de desacoplo entre los canales d y q
=====

G_desac = (2*pi*f_red*L)/Vdc

=====
% Lazo de regulación de tensión
=====

% Kp mas BAJO --> MENOS frecuencia de cruce
% Kp mas ALTO --> MAS frecuencia de cruce
% Ki mas BAJO --> MAS margen de fase
% Ki mas ALTO --> MENOS margen de fase

Kp_v = 1.455;           % Ganancia proporcional
Ki_v = 224;            % Ganancia integral
PI_v = Kp_v*(1+Ki_v/s); % Regulador de control de
tensión

Gvid_ref = Dd/(C*s+2*Ipv/Vdc); % Función de transferencia
(aproximada) vdc/id_ref, corrientes entrando al inversor positivas
Tv = PI_v*Gvid_ref;        % Ganancia de lazo de tensión

T_v = 1/Ki_v;
k_v = Kp_v;
% Parámetros T y k del regulador de tensión en PSIM

```

```

% Extracción de parámetros del diagrama de bode de Tv

[Gm_v, Pm_v, Wcg_v, Wcp_v] = margin(Tv);

fcv = Wcp_v/(2*pi)
MFv = Pm_v

%=====
% Lazo de regulación del neutral-point voltage (NPV) %
%=====

% Kp mas BAJO --> MENOS frecuencia de cruce
% Kp mas ALTO --> MAS frecuencia de cruce
% Ki mas BAJO --> MAS margen de fase
% Ki mas ALTO --> MENOS margen de fase

Kp_NPV = -0.002; % Ganancia proporcional
Ki_NPV = 5; % Ganancia integral

PI_NPV = Kp_NPV*(1 + Ki_NPV/s); % Regulador de control NPV

G_NPV = -((8*P)/(pi*Vdc*C*m))*(1/s);
T_NPV = PI_NPV*G_NPV;

[Gm_NPV, Pm_NPV, Wcg_NPV, Wcp_NPV] = margin(T_NPV);

fc_NPV = Wcp_NPV/(2*pi)
MF_NPV = Pm_NPV

%=====
% Extracción de gráficas %
%=====

%----- LAZO DE CORRIENTE -----%

figure('Name','LAZO DE CORRIENTE: Bode i_d(s) /
d_d(s)', 'NumberTitle','off')
bode(Gid)
title('Función de transferencia (aproximada) i_d(s) / d_d(s)')
grid on

figure('Name','LAZO DE CORRIENTE: Bode
Tid(s)', 'NumberTitle','off')
margin(Tid)
legend('Tid(s)', 'FontSize',12);
grid on

%----- LAZO DE TENSIÓN -----%

figure('Name','LAZO DE TENSIÓN: Bode v_dc(s) / i_d-
ref(s)', 'NumberTitle','off')
bode(Gvid_ref)
title('Función de transferencia (aproximada) v_{dc}(s) / i_{d-
ref}(s)')
grid on

figure('Name','LAZO DE TENSIÓN: Bode Tv(s)', 'NumberTitle','off')
margin(Tv)

```

```

legend('Tv(s)', 'FontSize', 12);
grid on

%----- NEUTRAL-POINT CLAMPED -----%

figure('Name', 'LAZO NEUTRAL-POINT VOLTAGE: Bode ?vc(s) /
mo', 'NumberTitle', 'off')
bode(G_NPV)
title('Función de transferencia ?vc(s) / mo')
grid on

figure('Name', 'LAZO NEUTRAL-POINT VOLTAGE: Bode
T_NPV(s)', 'NumberTitle', 'off')
margin(T_NPV)
legend('T_NPV(s)', 'FontSize', 12);
grid on

disp(';FIN DE LA SIMULACIÓN!');

```