



UNIVERSITAT  
POLITÈCNICA  
DE VALÈNCIA



DEPARTAMENTO  
DE INGENIERÍA  
ELECTRÓNICA

# UNIVERSITAT POLITÈCNICA DE VALÈNCIA

Dpto. de Ingeniería Electrónica

Diseño, análisis y simulación de un sistema electrónico para la emulación de una carga electrónica de continua y alterna.

Trabajo Fin de Máster

Máster Universitario en Ingeniería de Sistemas Electrónicos

AUTOR/A: Bellver Valera, Ángel

Tutor/a: Gimeno Sales, Francisco José

CURSO ACADÉMICO: 2022/2023



UNIVERSITAT  
POLITÈCNICA  
DE VALÈNCIA



## **Diseño, análisis y simulación de un sistema electrónico para la emulación de una carga electrónica de continua y alterna.**

**Autor: Ángel Bellver Valera**

**Tutor: Francisco José Gimeno Sales**

Trabajo Fin de Máster presentado en el Departamento de Ingeniería Electrónica de la Universitat Politècnica de València para la obtención del Título de Máster Universitario en Ingeniería de Sistemas Electrónicos

Curso 2022-2023

Valencia, Septiembre de 2023

## Resumen

El objetivo del presente Trabajo Final de Máster consiste en llevar a cabo el diseño y la simulación en *Matlab/Simulink* de un algoritmo de control para una carga electrónica de DC y un algoritmo de control para una carga electrónica de AC trifásica. Además, dado que se pretende que este trabajo pueda ser en un futuro implementado en un DSC de la gama *TMS320C28x* de *Texas Instruments* sobre una plataforma hardware de baja potencia, se tienen en cuenta los recursos disponibles en el laboratorio para ello. A pesar de plantearse un trabajo de índole didáctico, también se pretende que este TFM tenga una visión cercana a la industria de la Electrónica de Potencia desarrollándose una idea que puede ser de gran interés tanto para una empresa del sector como para un laboratorio de investigación pública.

Una vez marcados los objetivos esenciales del trabajo, se definen las especificaciones de las cargas electrónicas teniendo en cuenta que su implementación se llevará a cabo sobre la placa *BOOSTXL-3PhGaNInv* de *Texas Instruments*. Así, se definen las siguientes especificaciones para la carga electrónica de DC:

- Topología del convertidor de potencia: chopper DC de 1 cuadrante con carga RL a la salida.
- Tensión de entrada: 24 V
- Potencia de salida: 0 – 100 W
- Frecuencia de conmutación: 4 kHz
- Variable a controlar: potencia consumida por la carga electrónica
- Posibilidad de comandar un perfil de potencia a absorber
- Tiempo de respuesta de la potencia absorbida:  $\leq 30$  ms

Y las especificaciones de la carga electrónica de AC:

- Topología del convertidor de potencia: Active Front End (AFE) con carga resistiva conectada al bus DC.
- Tensión AC: 15 Vrms fase-fase (8.66 Vrms fase-neutro), 50 Hz
- Potencia AC: 20 VA – 100 VA (0.77 Arms- 3.85 Arms)
- Frecuencia de conmutación: 20 kHz
- Variables a controlar: corriente AC RMS consumida por la carga y factor de potencia
- Límites del factor de potencia: desde factor de potencia 1 a mínima corriente hasta factor de potencia 0.5 (inductivo y capacitivo) a máxima corriente
- Rizado de corriente: 2% de la corriente rms máxima de 3.85 Arms
- Posibilidad de comandar un perfil de corriente RMS a absorber y un perfil de factor de potencia
- Tiempo de respuesta de la corriente absorbida:  $\leq 30$  ms

## Resum

L'objectiu del present Treball Final de Màster consisteix a dur a terme el disseny i la simulació en Matlab/\*Simulink d'un algorisme de control per a una càrrega electrònica de DC i un algorisme de control per a una càrrega electrònica d'AC trifàsica. A més, atés que es pretén que aquest treball pugui ser en un futur implementat en un DSC de la gamma *TMS320C28x* de *Texas Instruments* sobre una plataforma maquinari de baixa potència, es tenen en compte els recursos disponibles en el laboratori per a això. Malgrat plantejar-se un treball d'índole didàctic, també es pretén que aquest TFM tinga una visió pròxima a la indústria de l'Electrònica de Potència desenvolupant-se una idea que pot ser de gran interès tant per a una empresa del sector com per a un laboratori d'investigació pública.

Una vegada marcats els objectius essencials del treball, es defineixen les especificacions de les càrregues electròniques tenint en compte que la seua implementació es durà a terme sobre la placa *BOOSTXL-3PhGaNInv* de *Texas Instruments*. Així, es defineixen les següents especificacions per a la càrrega electrònica de DC:

- Topologia del convertidor de potència: chopper DC d'1 quadrant amb càrrega RL a l'eixida.
- Tensió d'entrada: 24 V
- Potència d'eixida: 0 – 100 W
- Freqüència de commutació: 4 kHz
- Variable a controlar: potència consumida per la càrrega electrònica
- Possibilitat de comandar un perfil de potència a absorbir
- Temps de resposta de la potència absorbida:  $\leq 30$  ms

I els especificacions de la càrrega electrònica d'AC:

- Topologia del convertidor de potència: Active Front End (AFE) amb càrrega resistiva connectada al bus DC.
- Tensió AC: 15 V<sub>rms</sub> fase-fase (8.66 V<sub>rms</sub> fase-neutre), 50 Hz
- Potència AC: 20 VA – 100 VA (0.77 Arms- 3.85 Arms)
- Freqüència de commutació: 20 kHz
- Variables a controlar: corrent AC RMS consumida per la càrrega i factor de potència
- Límits del factor de potència: dones de factor de potència 1 a mínim corrent fins a factor de potència 0.5 (inductiu i capacitiu) a màxim corrent
- Arrisat de corrent: 2% del corrent rms màxima de 3.85 Arms
- Possibilitat de comandar un perfil de corrent RMS a absorbir i un perfil de factor de potència
- Temps de resposta del corrent absorbit:  $\leq 30$  ms

## Abstract

The aim of this Master's Final Project is to carry out the design and simulation in Matlab/Simulink of a control algorithm for a DC electronic load and a control algorithm for a three-phase AC electronic load. Furthermore, since it is intended that this work can be implemented in the future on a Texas Instruments TMS320C28x DSC on a low-power hardware platform, the resources available in the laboratory for this purpose are taken into account. Although this is a didactic work, it is also intended that this TFM has a vision close to the Power Electronics industry, developing an idea that can be of great interest both for a company in the sector and for a public research laboratory.

Once the essential objectives of the project have been defined, the specifications of the electronic loads are defined, taking into account that their implementation will be carried out on the BOOSTXL-3PhGaNInv board from Texas Instruments. Thus, the following specifications are defined for the DC electronic load:

- Topology of the power converter: 1-quadrant DC chopper with RL load at the output.
- Input voltage: 24 V
- Output power: 0 - 100 W
- Switching frequency: 4 kHz
- Variable to be controlled: power consumed by the electronic load.
- Possibility of commanding a power absorption profile
- Response time of the absorbed power:  $\leq 30$  ms

And the specifications of the AC electronic load:

- Power converter topology: Active Front End (AFE) with resistive load connected to the DC bus.
- AC voltage: 15 Vrms phase-to-phase (8.66 Vrms phase-to-neutral), 50 Hz
- AC power: 20 VA - 100 VA (0.77 Arms- 3.85 Arms)
- Switching frequency: 20 kHz
- Variables to be controlled: AC RMS current consumed by the load and power factor
- Power factor limits: from power factor 1 at minimum current to 0.5 power factor (inductive and capacitive) at maximum current
- Current ripple: 2% of maximum rms current 3.85 Arms
- Possibility of commanding a RMS current profile to be absorbed and a power factor profile
- Absorbed current response time:  $\leq 30$  ms

# Índice de contenido

Capítulo 1.	Introducción .....	1
1.1	Introducción las cargas electrónicas.....	1
Capítulo 2.	Hardware disponible para la implementación del TFM .....	5
2.1	Descripción de las características del hardware .....	5
2.2	Disposición del hardware para la implementación del trabajo.....	8
2.2.1	Disposición del hardware para la carga electrónica de DC.....	8
2.2.2	Disposición del hardware para la carga electrónica de AC.....	9
Capítulo 3.	Carga electrónica de corriente continua .....	10
3.1	Topología del convertidor .....	10
3.2	Especificación de los componentes.....	11
3.2.1	Resistencia de la carga DC.....	11
3.2.2	Inductancia de la carga DC .....	11
3.3	Diseño del algoritmo de control .....	11
3.3.1	Sistema de adquisición de medida.....	11
3.3.2	Control de la potencia absorbida por la carga .....	16
3.3.3	Generación del perfil de carga.....	17
3.3.4	Esquema final del algoritmo de control de la carga DC.....	18
3.4	Simulación del algoritmo de control de la carga DC .....	18
3.4.1	Implementación de la simulación en Matlab/Simulink R2021b .....	19
3.4.2	Resultados de la simulación .....	21
Capítulo 4.	Carga electrónica de corriente alterna .....	27
4.1	Topología del convertidor y técnica de modulación .....	27
4.2	Especificación de componentes .....	28
4.2.1	Resistencia del rectificador activo.....	28
4.2.2	Filtro de red .....	29
4.2.3	Condensador bus DC.....	31
4.3	Diseño del algoritmo de control .....	31
4.3.1	Sistema de adquisición de medida.....	31
4.3.2	Sincronización con la red eléctrica.....	33
4.3.3	Control de corriente.....	36
4.3.4	Generación de las referencias de corriente.....	37
4.3.5	Esquema final del algoritmo de control de la carga AC.....	38
4.4	Simulación del algoritmo de control de la carga AC .....	39
4.4.1	Implementación de la simulación en Matlab/Simulink R2021b .....	39
4.4.2	Resultados de la simulación .....	43
Capítulo 5.	Conclusiones y trabajos futuros .....	51

Referencias .....	52
ANEXOS.....	54
Anexo 1. Script Matlab para el tratamiento de señal de la carga electrónica de DC .....	54
Anexo 2. Macro de Excel para la generación de perfiles de carga de potencia DC.....	58
Anexo 3. Códigos en lenguaje <i>Matlab</i> para la simulación de la carga DC .....	59
Anexo 4. Scripts para la especificación de componentes de la carga AC.....	60
Anexo 5. Deducción de las ecuaciones de tensión del AFE en cuadratura.....	61
Anexo 6. Scripts Matlab para el cálculo del filtro de tensión de bus DC y determinar la tabla de ángulos para la sincronización a red de la carga AC.....	62
Anexo 7. Macro de Excel para la generación de perfiles a aplicar sobre la carga AC.....	64
Anexo 8. Códigos en lenguaje <i>Matlab</i> para la simulación de la carga DC .....	66

## Índice de Figuras

Figura 1. Cargas eléctricas cotidianas. Fuente [1].....	1
Figura 2. Carga resistiva. Fuente [2] .....	1
Figura 3. Carga resistiva + inductiva. Fuente [2].....	2
Figura 4. Carga resistiva + capacitiva. Fuente [2].....	2
Figura 5. Instalación solar fotovoltaica aislada como ejemplo de convertidores electrónicos sometidos a cargas eléctricas. Fuente [3] .....	2
Figura 6. Carga electrónica de DC de la serie EL30000 de KeySight. a) Aspecto del producto. b) Curva Voltaje vs Corriente de la carga electrónica de DC. Fuente [4] .....	3
Figura 7. Carga electrónica de AC 61800 de la empresa Chroma. a) Aspecto del producto. b) Funcionamiento en modo corriente constante con regulación de desfase. c) Funcionamiento en modo corriente constante rectificadora. Fuente [5] .....	4
Figura 8. Diagrama de bloques de la placa de expansión BOOSTXL-3PhGaNInv de Texas Instruments. Fuente [10] .....	5
Figura 9. Placa de condensadores de bus DC y carga RL trifásica. (a) Vista superior. (b) Esquemático. Fuente [9].....	6
Figura 10. Placa de detección de pasos por cero de una tensión sinusoidal. Fuente [11] .....	7
Figura 11. Planteamiento del montaje experimental de la carga DC. ....	8
Figura 12. Planteamiento del montaje experimental de la carga AC. ....	9
Figura 13. Flujo de corriente a través de los semiconductores que conforman la carga electrónica de DC. ....	10
Figura 14. Forma de onda de la tensión de salida modulada para un <i>duty</i> del 50%.....	12
Figura 15. Transformada Discreta de Fourier de la tensión de salida para distintos <i>dutys</i> . ....	12
Figura 16. Filtro analógico de la tensión de salida de la placa de evaluación BOOSTXL-3PhGaNInv. Fuente [10] .....	13
Figura 17. Diagrama de bode del filtro analógico.....	13
Figura 18. Forma de onda de la tensión de salida tras el filtro analógico para un <i>duty</i> del 50%. 14	
Figura 19. Forma de onda de la tensión de salida tras ser adquirida con el ADC.....	14
Figura 20. Forma de onda de la tensión de salida tras el filtro EMA.....	15
Figura 21. Ampliación de la tensión de salida tras el filtro EMA para el caso de 50% de <i>duty</i> . 16	
Figura 22. Arquitectura del regulador PI de la librería <i>DLC</i> de <i>Texas Instruments</i> . Fuente [13] 17	
Figura 23. Ejemplo de perfil de carga DC.....	18
Figura 24. Esquema final del algoritmo de control la carga electrónica de DC.....	18
Figura 25. Capa superior de la simulación de la carga DC. ....	19
Figura 26. Subsistema “DSC” de la simulación de la carga DC.....	20
Figura 27. Subsistema “Filtrado Isal y Vsal” de la simulación de la carga DC. ....	20
Figura 28. Subsistema “Control de potencia” de la simulación de la carga DC. ....	20
Figura 29. Subsistema “Control de potencia” de la simulación de la carga DC. ....	21
Figura 30. Perfil de potencia simulado para la carga DC.....	21
Figura 31. Respuesta de la corriente de salida del sistema. ....	22



Figura 32. Respuesta de la potencia de salida filtrada del sistema junto con la referencia dada por el perfil. ....	22
Figura 33. Detalle de la respuesta transitoria de la fase 2. ....	23
Figura 34. Detalle de la respuesta transitoria de la fase 3. ....	23
Figura 35. Detalle de la respuesta transitoria de la fase 4. ....	24
Figura 36. Detalle de la respuesta transitoria de la fase 5. ....	24
Figura 37. Detalle de la respuesta transitoria de la fase 6. ....	25
Figura 38. Detalle de la respuesta transitoria de la fase 7. ....	25
Figura 39. Respuesta de la tensión de salida del sistema. ....	26
Figura 40. Detalle de la tensión en la respuesta transitoria de la fase 5. ....	26
Figura 41. Topología de convertidor de la carga electrónica de AC. ....	27
Figura 42. Formas de onda de la señal portadora (triangular) y las moduladoras (senoidales) para conseguir una modulación PWM senoidal. Fuente [15] ....	28
Figura 43. Formas de onda de la tensión fase – bus negativo y fase – fase obtenidas a partir de una modulación PWM senoidal. Fuente [15] ....	28
Figura 44. Diagrama de bode del filtro de tensión de bus DC. ....	32
Figura 45. Respuesta al escalón del filtro de tensión de bus DC. ....	32
Figura 46. Señal de paso por cero proporcionada por la placa de sincronización aplicada a un control de iluminación a partir de un regulador AC/AC monofásico. Fuente [11] ....	33
Figura 47. Diagrama de un control de motor a partir de macros de Texas Instruments para su implementación en DSC. Fuente [9] ....	34
Figura 48. Sincronización de la carga electrónica de AC con la red eléctrica. ....	35
Figura 49. Esquema de control de corrientes d y q de la carga electrónica de AC. ....	37
Figura 50. Perfil de carga elaborado con la macro de Excel para la carga electrónica de AC. ....	37
Figura 51. Esquema completo del algoritmo de control de la carga AC. ....	38
Figura 52. Capa superior de la simulación de la carga electrónica de AC. ....	39
Figura 53. Subsistema “Detector PPC”. ....	40
Figura 54. Subsistema “DSC”. ....	40
Figura 55. Subsistemas “Filtro Id ref” y “Filtro Iq ref”. ....	40
Figura 56. Subsistema “Filtro Vdc”. ....	41
Figura 57. Subsistema “Generación ángulo a partir de PPC”. ....	41
Figura 58. Subsistema “Control, lectura de corrientes y modulador”. ....	41
Figura 59. Subsistema “Lectura corriente”. ....	42
Figura 60. Subsistema “Control BC corriente”. ....	42
Figura 61. Subsistema “Modulador senoidal”. ....	42
Figura 62. Perfil simulado para la carga electrónica AC. ....	43
Figura 63. Respuesta de la corriente del sistema en ejes dq junto con sus referencias. a) Respuesta y referencia de la corriente $I_d$ . b) Respuesta y referencia de la corriente $I_q$ . ....	44

Figura 64. Detalle de la respuesta dinámica en la fase 4. a) Respuesta de la corriente $I_d$ . b) Respuesta de la corriente $I_q$ .	45
Figura 65. Detalle del efecto de la variación del eje q sobre el eje d en la fase 3.	46
Figura 66. Tensiones de red vs corrientes trifásicas absorbidas.	46
Figura 67. Bloque para calcular el coseno de phi en <i>Simulink</i> .	47
Figura 68. Corriente rms y coseno de phi medidos en simulación sobre la fase A. a) Corriente rms. b) Coseno de phi.	48
Figura 69. Detalle del cambio de capacitivo a inductivo en las fases 9 y 10.	48
Figura 70. Amplitud pico-pico del rizado de corriente en la fase 1.	49
Figura 71. Tensión en el bus DC.	49
Figura 72. Tensiones generadas por el AFE.	50
Figura 73. Frecuencia de conmutación del AFE.	50

## Capítulo 1. Introducción

En este capítulo se realiza una breve introducción a las cargas electrónicas con el fin de situar el ámbito en que se desarrolla este trabajo.

### 1.1 Introducción las cargas electrónicas

Comúnmente una carga eléctrica se define como el elemento o elementos de un circuito eléctrico que consumen una potencia eléctrica [1]. Ejemplos cotidianos de cargas eléctricas pueden ser una bombilla o un calefactor. Dentro del sector de la Electrónica de Consumo también se emplea el concepto de carga. Por ejemplo, la CPU o el sistema de ventilación de un ordenador son cargas eléctricas para el sistema de alimentación, y estas cargas pueden variar mucho su consumo de potencia en función de la acción que se esté ejecutando en el ordenador en ese momento. Y, por supuesto, la definición de carga eléctrica también se puede aplicar en el ámbito de la Electrónica de Potencia. Un ejemplo muy común que se puede encontrar dentro de este ámbito es un motor eléctrico que actúa como la carga de un variador de frecuencia.




Figura 1. Cargas eléctricas cotidianas. Fuente [1].

En función del tipo de corriente, se pueden dividir las cargas eléctricas en dos tipos: de corriente continua y de corriente alterna. Una carga de corriente continua se caracteriza por dos aspectos: el valor de potencia que consume en un instante determinado y los cambios que puede presentar (más o menos rápidos) en su consumo de potencia a lo largo del tiempo. Una carga de corriente alterna senoidal, además de las características ya nombradas en el caso de corriente continua tiene una característica adicional: que puede ser resistiva, inductiva o capacitiva. En una carga resistiva, la tensión y la corriente están en fase. En una carga puramente inductiva, la corriente está atrasada  $90^\circ$  con respecto a la tensión. En una carga puramente capacitiva, la corriente está adelantada  $90^\circ$  respecto de la tensión. También existe la posibilidad de que una carga tenga una parte resistiva y una parte inductiva o capacitiva [2].




Figura 2. Carga resistiva. Fuente [2]




Figura 3. Carga resistiva + inductiva. Fuente [2]




Figura 4. Carga resistiva + capacitiva. Fuente [2]

Una vez se ha definido claramente qué es una carga eléctrica, **se define en este Trabajo Final de Máster a una carga electrónica como a un convertidor electrónico de potencia que, dentro de sus límites eléctricos, térmicos y de computación/control; es capaz de actuar como una carga variable que se comportará como defina el usuario que la está empleando.** Dentro del sector de la Electrónica de Potencia, una carga electrónica (ya sea de corriente continua o de corriente alterna) puede ser de gran utilidad cuando se quiere testear un convertidor de potencia desarrollado en una empresa privada o en un trabajo de investigación público, ya que permite simular el comportamiento de las cargas a las que estará sometido dicho convertidor sin necesidad de disponer de las mismas. Por ejemplo, una carga electrónica de corriente alterna senoidal monofásica podría emplearse para simular las diferentes cargas de índole resistivo, capacitivo e inductivo a las que se verá sometido un inversor solar destinado al suministro eléctrico de una vivienda [3].




Figura 5. Instalación solar fotovoltaica aislada como ejemplo de convertidores electrónicos sometidos a cargas eléctricas. Fuente [3]


Este mismo ejemplo se podría extrapolar a una aplicación trifásica equilibrada, e incluso desequilibrada y con la presencia de armónicos. Para un caso de DC, una carga electrónica se podría emplear para emular la carga a la que se verá sometida una fuente de alimentación basada en cualquier tipo de convertidor DC/DC.

Es por ello que en el mercado se pueden encontrar cargas electrónicas de diferentes tipos aplicables sobre convertidores de potencia. Además, disponen de todo tipo de funcionalidades y protocolos de comunicación. Como ejemplo de carga electrónica de corriente continua se puede encontrar la serie EL30000 de KeySight [4] con las siguientes características principales:

- Tensión: hasta 150 V
- Corriente: hasta 120 A
- Diferentes modos de operación: tensión constante, corriente constante, resistencia constante y potencia constante.
- Funcionalidad para guardar datos en memoria interna o en USB externo
- Regulación en carga mejorada con medida de 4 hilos
- Funcionalidad para crear perfiles de carga
- Conexión USB, LAN y GPIB



(a)



(b)

**Figura 6. Carga electrónica de DC de la serie EL30000 de KeySight. a) Aspecto del producto. b) Curva Voltaje vs Corriente de la carga electrónica de DC. Fuente [4]**


Como ejemplo de carga electrónica de corriente alterna, se puede encontrar en el mercado la serie 61800 de la empresa Chroma [5]. Esta serie está muy dedicada a la emulación de redes eléctricas tanto monofásicas como trifásicas, pero también puede trabajar consumiendo potencia eléctrica, que es el modo de funcionamiento en que se centra este trabajo. En cuanto a sus principales características como carga electrónica de corriente alterna, se puede destacar lo siguiente:

- Potencia: hasta 105 kVA
- Tensión: hasta 800 Vac


- Frecuencia de salida: 30 – 100 Hz
- Comunicaciones GPIB, RS-232, USB y Ethernet
- Diferentes modos de operación: corriente constante rectificadora, potencia constante rectificadora, resistencia constante, corriente constante con regulación de desfase y potencia constante con regulación de desfase.



(a)



(b)



CC Rectified Mode (CF=1.414)

CC Rectified Mode (CF=2)

CC Rectified Mode (CF=3)

(c)

**Figura 7. Carga electrónica de AC 61800 de la empresa Chroma. a) Aspecto del producto. b) Funcionamiento en modo corriente constante con regulación de desfase. c) Funcionamiento en modo corriente constante rectificadora. Fuente [5]**

Además de ejemplos comerciales de cargas electrónicas, también pueden encontrarse trabajos académicos y de investigación llevados a cabo dentro de este entorno. Por ejemplo, en la *Universitat Politècnica de València* se llevó a cabo como Trabajo Fin de Grado el desarrollo de una carga electrónica de DC para evaluar el estado de carga de baterías de Ion Litio [6].

En cuanto a trabajos de investigación, se pueden encontrar infinidad relacionados con cargas electrónicas en la renombrada revista científica *IEEE Transactions on Industry Applications* [7] [8].

## Capítulo 2. Hardware disponible para la implementación del TFM

En este capítulo se describe cuál es el hardware disponible actualmente en el laboratorio para poder llevar a cabo la implementación de este trabajo y, por tanto, el diseño de los algoritmos de control de las cargas electrónicas se llevará a cabo teniendo presentes los recursos y las limitaciones que presentan estos elementos de hardware. Además, también se plantea cuál debe ser la disposición del hardware para la carga electrónica de DC y la carga electrónica de AC.

### 2.1 Descripción de las características del hardware

Como se ha comentado previamente en el capítulo anterior, el diseño debe contemplar los materiales disponibles en el laboratorio. Actualmente dentro de la asignatura Sistemas Digitales de Control de Potencia del Máster Universitario en Ingeniería de Sistemas Electrónicos se realiza la práctica “Entorno desarrollo del DSC TMS320F2806x – Modulación PWM en convertidores” [9]. En esta práctica los alumnos trabajan con algoritmos de diferentes estrategias de modulación sobre un inversor trifásico de tres niveles. Este inversor trifásico de tres niveles es el módulo de evaluación *BOOSTXL-3PhGaNInv* de *Texas Instruments* [10].




Figura 8. Diagrama de bloques de la placa de expansión *BOOSTXL-3PhGaNInv* de *Texas Instruments*. Fuente [10]

Esta sería la placa inversora sobre la que se llevaría a cabo la implementación de los algoritmos de control de ambas cargas electrónicas, la de AC y la de DC. Como se puede observar en la Figura 8, la placa dispone de sensores de corriente de salida, tensión de salida y tensión de bus DC.

Además, dispone de una protección de sobrecorriente y una protección de temperatura. **En este trabajo no se aborda el diseño de las protecciones, pero se recomienda emplear dichas protecciones en la implementación además de una protección de sobretensión de bus DC.**


En cuanto a las características eléctricas de la placa, puede trabajar con tensiones de bus DC entre 12 V y 60 V y una corriente por fase de 7 Arms.

En la práctica de modulaciones del máster esta placa se emplea junto con el launchpad LAUNCHXL-F28069M, una placa de desarrollo basada en el DSC TMS320F28069M, pero




también soporta el launchpad LAUNCHXL-F28379D basado en el DSC TMS320F28379D por si se considera necesario un DSC más potente para la implementación.

En la práctica se emplea también una placa impresa desarrollada en la universidad que contiene una carga RL trifásica de  $4.7 \Omega$  y  $2.5 \text{ mH}$  y condensadores para incrementar la capacidad del bus DC de la placa inversora BOOSTXL-3PhGaNInv:



(a)



(b)

Figura 9. Placa de condensadores de bus DC y carga RL trifásica. (a) Vista superior. (b) Esquemático. Fuente [9]

Para la implementación de este trabajo se encuentra interesante aprovechar las inductancias de esta placa, ya que pueden trabajar a una corriente de hasta 10 Arms. Sin embargo, las resistencias sólo pueden soportar una potencia de 10 W, por lo que en este trabajo se especificarán valores de resistencia normalizados, pero para la implementación habría que encontrar modelos de



resistencia apropiados capaces de soportar una potencia total de 100 W tanto en la carga DC como en la carga AC.

Por otra parte, se dispone de un convertidor AC/AC también elaborado en la universidad que se puede emplear para detectar los pasos por cero de una tensión sinusoidal de hasta 12 Vrms:




Figura 10. Placa de detección de pasos por cero de una tensión sinusoidal. Fuente [11]

Esta placa se utilizará para que la carga electrónica de AC sea capaz de sincronizarse a la tensión que sería generada por el sistema trifásico a testear.

Finalmente, también comentar que para la carga electrónica de DC se necesitará una fuente de tensión de corriente continua capaz de suministrar 24 Vdc y 100 W de potencia. Para la implementación de la carga electrónica de AC se necesitará una fuente de tensión alterna trifásica capaz de suministrar 15 Vrms de línea y una potencia de 100 W.

## 2.2 Disposición del hardware para la implementación del trabajo

### 2.2.1 Disposición del hardware para la carga electrónica de DC

Para el montaje en laboratorio de la carga electrónica de DC se plantea el esquema de la Figura 11:





Figura 11. Planteamiento del montaje experimental de la carga DC.

Básicamente, lo que se propone es aprovechar el transistor superior izquierdo y el diodo inferior izquierdo de la placa inversora para así formar junto con una carga RL un chopper de un cuadrante. El bus DC de la placa inversora se conectaría a una fuente de tensión DC. De esta forma, controlando el ciclo de trabajo del transistor se puede regular la potencia extraída de la fuente de tensión DC, obteniéndose así el funcionamiento de carga electrónica de DC deseado.

Además, se tendría el Launchpad para ejecutar sobre DSC el código implementado para el control de la carga electrónica de DC. Por último, también comentar que el Launchpad estaría conectado a un PC que permitiría depurar el código implementado, visualizar las principales variables del control y elaborar diferentes perfiles de carga.

### 2.2.2 Disposición del hardware para la carga electrónica de AC

Para el montaje en laboratorio de la carga electrónica de AC se plantea el esquema de la Figura 12:



**Figura 12. Planteamiento del montaje experimental de la carga AC.**

En este caso, los transistores de la placa inversora se modularán de tal forma que actúen como un rectificador activo. Este rectificador activo estaría conectado a un generador de tensión trifásico a través de una inductancia trifásica que filtraría los armónicos generados en la conmutación. Para sincronizar el rectificador activo con la red, se emplearía una placa de detección de pasos por cero conectada a la tensión fase-neutro de la primera fase. Al bus DC de la placa inversora se conectaría una carga resistiva que disipará mayor o menor potencia en función de la potencia activa demandada por el rectificador activo. Con este montaje se conseguiría el comportamiento de carga electrónica de AC deseado.

Además, se tendría el Launchpad para ejecutar sobre DSC el código implementado para el control de la carga electrónica de AC. Por último, también comentar que el Launchpad estaría conectado a un PC que permitiría depurar el código implementado, visualizar las principales variables del control y elaborar diferentes perfiles de carga.

## Capítulo 3. Carga electrónica de corriente continua

En este capítulo se explica detalladamente todo lo referente al diseño de la carga electrónica de corriente continua.

En primer lugar, se realiza una breve explicación de la topología de convertidor con la que va a funcionar la carga electrónica de DC. A continuación, se especifican cuáles deben ser las características de los componentes que se deben añadir a los ya incluidos por la placa inversora para que todo el conjunto pueda actuar como carga electrónica de DC. Además, se lleva a cabo una explicación detallada del diseño del algoritmo de control y, finalmente, se explica cómo se ha llevado a cabo la implementación de la simulación y se exponen los resultados obtenidos.

### 3.1 Topología del convertidor

La topología escogida para el diseño de la carga electrónica de DC es la de chopper de un cuadrante. Para ello, se trabajará conmutando el transistor superior de la primera rama del puente trifásico de dos niveles soportado en la placa de evaluación BOOSTXL. Además, también trabajará el diodo inferior de la primera rama. La potencia conducida por los semiconductores será disipada en una RL conectada entre la primera rama de la placa inversora y el negativo del bus DC. En la Figura 13 se representa el flujo de la corriente cuando el transistor se encuentra cerrado y cuando el transistor se encuentra abierto:




Figura 13. Flujo de corriente a través de los semiconductores que conforman la carga electrónica de DC.

Como se puede observar, cuando el transistor está cerrado la corriente fluye desde positivo hasta negativo atravesando la RL. Cuando el transistor se abre, la bobina se descarga a través del diodo.

Con esta topología, la potencia disipada en la RL se puede calcular como:

$$P = \frac{(V_{in} \cdot duty)^2}{R} \quad (1)$$

De esta forma, controlando el *duty* o ciclo de trabajo del transistor se puede regular la potencia absorbida por la carga DC.

## 3.2 Especificación de los componentes

### 3.2.1 Resistencia de la carga DC

En cuanto a la resistencia de la carga DC, se debe escoger una resistencia de valor normalizado que permita cumplir con la especificación de potencia máxima de diseño de 100 W. Teniendo en cuenta que la carga electrónica trabajará a 24 Vdc a su entrada, será esta la máxima tensión a la que se verá expuesta la resistencia y, por tanto, cuando tendrá que soportar la potencia máxima (si se menosprecia la caída de tensión cuando el transistor conduce). Para que dicha potencia sea de 100 W, el valor de la resistencia debe ser de:

$$R = \frac{V_{in}^2}{P_{m\acute{a}x}} = \frac{24^2}{100} = 5.76 \Omega \quad (2)$$

Dado que el valor debe ser normalizado, **se especifica una resistencia de 5.6 ohmios y 100 W de potencia nominal.**

### 3.2.2 Inductancia de la carga DC

Realmente, no es imprescindible incluir una inductancia en la carga electrónica de DC para que el diseño pueda cumplir con las especificaciones, pero incluir una inductancia permite poder visualizar de una forma más clara cuál es el valor medio de corriente que está circulando a través de la resistencia, facilitando mucho los ensayos en laboratorio. Además, también se facilita la adquisición de la señal de corriente.

Dado entonces que se tiene libertad para escoger la inductancia, se opta por emplear una de las inductancias nombradas en el Apartado 2.1 de valor 2.5 mH. Una inductancia de 2.5 mH daría lugar a un rizado máximo pico a pico (al 50% de ciclo de trabajo) de:

$$I_{Lriz (m\acute{a}x)} = \frac{V_{in} \cdot duty \cdot (1 - duty)}{L} \cdot T_{conm} = 0.6 A \quad (3)$$

Que representado como tanto por ciento sobre valor medio de la corriente cuando el ciclo de trabajo es del 50%:

$$I_{Lriz (m\acute{a}x)}(\%) = \frac{I_{Lriz (m\acute{a}x)} \cdot R}{V_{in} \cdot duty} \cdot 100 = 28\% \quad (4)$$

## 3.3 Diseño del algoritmo de control

Antes de entrar en detalle sobre el diseño del algoritmo de control, es necesario destacar que en este trabajo no se modela ni la ganancia de los sensores ni la ganancia del convertidor analógico digital, ya que esto último dependerá del Launchpad escogido para la implementación del trabajo sobre DSC y no se considera necesario para poder abarcar el diseño del sistema de control. **Es por ello que en cuanto a la adquisición de las señales sólo se tiene en cuenta la frecuencia a la que se deben muestrear.**


Además, también se debe destacar que **ninguna de las tareas del algoritmo de control se ejecutará a más de 20 kHz para asegurar que al DSC le dará tiempo a ejecutar el código del algoritmo.**

### 3.3.1 Sistema de adquisición de medida

Lo primero a tener en cuenta a la hora de diseñar el algoritmo de control es conocer las señales que deben ser adquiridas por el convertidor/es analógico-digital del DSC. Dado que se pretende hacer un control de la potencia absorbida por la RL, **las señales que se necesitan adquirir son**


**la corriente y la tensión que soporta la RL.** La placa inversora tiene el hardware necesario para adquirir ambas señales.

Comenzando por la señal de tensión, se sabe que esta señal será una señal cuadrada (excepto cuando se trabaje con un ciclo de trabajo del 100% que será una señal continua) de 4 kHz de frecuencia y amplitud 24 Vdc. En la Figura 14 se muestra un ejemplo para un ciclo de trabajo del 50%:



**Figura 14.** Forma de onda de la tensión de salida modulada para un *duty* del 50%.

Haciendo la Transformada Discreta de Fourier (DFT) de los primeros 20 armónicos de esta señal para distintos ciclos de trabajo:



**Figura 15.** Transformada Discreta de Fourier de la tensión de salida para distintos *dutys*.

Se observa que los armónicos están a la frecuencia de conmutación y sus múltiplos. **El armónico que se encuentra a 0 Hz es el valor medio de la tensión, siendo este el valor de la señal que interesa, ya que la carga DC pretende controlar la potencia media consumida.**

Si fuera esta la señal que tiene que adquirir el DSC, sería necesario trabajar con una frecuencia de adquisición muy elevada para poder muestrear correctamente los flancos de subida y bajada de la señal. No obstante, esta no es la señal que el DSC debe adquirir directamente, sino que el DSC debe adquirir esta señal tras ser atenuada y filtrada por un divisor resistivo de la placa inversora. La estructura de dicho filtro paso bajo puede observarse en la Figura 16:




Figura 16. Filtro analógico de la tensión de salida de la placa de evaluación BOOSTXL-3PhGaNInv. Fuente [10]

La función de transferencia de este filtro es la siguiente:

$$\frac{V_{medida\ DSP}(s)}{V_{salida}(s)} = \frac{R_2}{R_1 \cdot (R_2 \cdot C \cdot s + 1) + R_2} \quad (5)$$

Si se elimina la ganancia de atenuación  $R_2 / (R_1 + R_2)$ , el diagrama de bode de la función de transferencia queda según se puede observar en la Figura 17:





Figura 17. Diagrama de bode del filtro analógico.

Se trata de un filtro paso bajo de primer orden con una frecuencia de corte de 1190 Hz. Tras pasar por este filtro, la tensión obtenida en el caso de un *duty* del 50% es:


**Forma de onda de la tensión de salida tras el filtro analógico para un *duty* del 50%**



**Figura 18. Forma de onda de la tensión de salida tras el filtro analógico para un *duty* del 50%.**

Se tiene una señal triangular de frecuencia 4 kHz y un rizado 10 V, un 83% sobre el valor medio teórico. Para adquirir esta señal de la forma más precisa posible, **se decide adquirirla a la frecuencia definida como la máxima de funcionamiento de cualquier tarea del algoritmo de control, 20 kHz.** En la Figura 19 se puede observar cómo queda la señal tras ser adquirida:

**Forma de onda de la tensión de salida adquirida por el ADC para un *duty* del 50%**



**Figura 19. Forma de onda de la tensión de salida tras ser adquirida con el ADC.**



Una vez adquirida la señal, queda filtrar el rizado para obtener el valor medio de la señal. Para ello **se decide emplear un filtro de media movida exponencial (conocido como EMA por sus siglas en inglés, Exponential Moving Average)** [12]. Una de las ventajas de este filtro y la principal razón por la que se escoge para este diseño es la sencillez de su ecuación en diferencias:

$$y[n] = \alpha \cdot x[n] + (1 - \alpha) \cdot y[n - 1] \quad (6)$$

Siendo:

- $y[n]$  la señal de salida del filtro
- $x[n]$  la señal de entrada del filtro
- $\alpha$  un factor entre 0 y 1 que determinará el comportamiento del filtro.

Cuanto más cercano es el valor de alpha a cero mayor es la atenuación del filtro, pero también aumenta el tiempo de respuesta del filtro. En este caso **se ha optado por un factor alpha de 0.02**. En la Figura 20 se puede ver la respuesta del filtro EMA cuando se le introduce la señal adquirida por el ADC frente a los valores teóricos de tensión media para diferentes *dutys*:




Figura 20. Forma de onda de la tensión de salida tras el filtro EMA.

De esta forma se obtiene un filtrado con una respuesta al escalón de 10 ms, que se considera apropiado para poder conseguir una respuesta ante escalón del sistema de control menor o igual a 30 ms. Haciendo zoom sobre la respuesta del filtro para el caso del 50% de ciclo de trabajo, se puede observar el rizado y el error en la obtención del valor medio debido al muestreo de la señal:



Figura 21. Ampliación de la tensión de salida tras el filtro EMA para el caso de 50% de duty.

Se obtiene un rizado de 0.14 V, que en este caso supone un 1.2% sobre el valor medio. A partir de la media del valor mínimo y máximo del rizado, se obtiene que el valor medio de la señal adquirida y posteriormente filtrada es de 11.88 V, un 1% menor al valor medio teórico de la señal de 12 V. A partir de este análisis se concluye que el sistema diseñado para adquirir el valor medio de la señal de tensión es apropiado.

**En cuanto al sistema de adquisición de la corriente, se decide que sea exactamente igual al diseñado para la tensión.** Esta decisión es debida a que, como se verá más adelante, el algoritmo de control multiplica la corriente y la tensión para obtener la potencia y para llevar a cabo la multiplicación de dos señales lo más adecuado es que ambas tengan la misma respuesta temporal. Para ello, lo más sencillo es que el filtro sea el mismo en ambas señales. Además, como se comentaba en el Apartado 3.2.2, para un ciclo de trabajo del 50% el rizado de corriente es de un 28% sobre el valor medio, siendo este también triangular y de frecuencia 4 kHz (y este rizado no se ve reducido en la medida del DSC porque en este caso el circuito de medida de corriente no cuenta con filtros). Teniendo en cuenta que el filtro diseñado es capaz de reducir el rizado de la tensión a un 1.2% del valor medio siendo este rizado del 83%, en el caso de la corriente el filtro reducirá el rizado a un valor mucho menor.

Para cerrar este apartado, comentar que en el **Anexo 1** se puede encontrar el *Script* elaborado en Matlab con el que se ha llevado a cabo este análisis de señal.

### 3.3.2 Control de la potencia absorbida por la carga

Dado que el objetivo de la carga DC es controlar la potencia que absorbe según el perfil de carga que se le demande, se opta por emplear un regulador PI en el que el error es la diferencia entre la potencia de referencia dada por el perfil de carga y la potencia medida, y la acción de control es el ciclo de trabajo del transistor. **Tanto la potencia de referencia como la potencia medida están normalizadas en el regulador PI. Esto quiere decir que se trabaja con un valor de 0 para 0 W y un valor de 1 para 100 W.**

El modelo empleado para el regulador PI es uno de los que dispone *Texas Instruments* para simular los controladores de la librería *Digital Control Library (DLC)* [13].




Figura 22. Arquitectura del regulador PI de la librería *DLC* de *Texas Instruments*. Fuente [13]

Más concretamente, se trata de la estructura PI\_C1 que como se puede observar en la Figura 22 es un PI serie con anti-windup para cancelar la acción integral cuando se entra en saturación. Se escoge emplear este regulador porque además de ejecutarse en ensamblador, lo que lo dota de una gran velocidad de ejecución, cuenta con un modelo en *Simulink* que será empleado para la simulación.

**En cuanto a la frecuencia de muestreo del regulador PI, se opta por que sea la misma que la frecuencia de conmutación, 4 kHz.** De esta forma, se puede variar el ciclo de trabajo en cada periodo de conmutación del transistor.

**Las constantes del regulador se ajustan en la simulación observando la respuesta del sistema para conseguir cumplir con las especificaciones. Los valores son  $K_p = 0.3$  y  $K_i = 0.4$ .**

### 3.3.3 Generación del perfil de carga

El perfil de carga es también un punto importante a considerar en el diseño del algoritmo de control, ya que el perfil de carga va a ser el que especifique la potencia que la carga DC debe consumir en cada instante y, por tanto, el algoritmo debe ser capaz de poder interpretar correctamente un perfil de carga dado.

**Para ello, se propone que el DSC durante su inicialización lea los datos del perfil de carga de un archivo .csv/.txt y durante el funcionamiento actualice la referencia de potencia del regulador PI con una frecuencia de 1 kHz, 4 veces más lenta que la frecuencia del regulador PI.**

Trabajando de esta forma, resulta de gran utilidad y comodidad diseñar una macro en *Excel* con la que poder generar el perfil de carga deseado. Para este trabajo se ha diseñado una macro que permite crear un perfil de carga que comienza con un arranque suave hasta la potencia que se desee y, a continuación, envía a la carga DC 6 referencias de potencia diferentes pudiéndose configurar la duración de cada una de estas referencias y una rampa de transición entre las diferentes referencias. En la Figura 23 se muestra un ejemplo de un perfil de carga llevado a cabo con esta macro:




Figura 23. Ejemplo de perfil de carga DC.

En el **Anexo 2** se puede encontrar el código de la macro elaborada para poder generar estos perfiles de carga.

### 3.3.4 Esquema final del algoritmo de control de la carga DC

Una vez definidos todos los elementos que forman el control de la carga DC, se muestra en la Figura 24 el esquema final de control con todos sus bloques interconectados entre sí:




Figura 24. Esquema final del algoritmo de control la carga electrónica de DC.

## 3.4 Simulación del algoritmo de control de la carga DC

En este apartado se explica en detalle cómo se ha llevado a cabo la implementación del algoritmo de control de la carga DC en *Matlab/Simulink*. Las simulaciones pueden encontrarse adjuntas a este documento y en el **Anexo 3** se detallan los códigos implementados para los filtros EMA en lenguaje de *Matlab* que son extrapolables a un código C en el DSC y la definición de los parámetros de la simulación.

### 3.4.1 Implementación de la simulación en Matlab/Simulink R2021b

En la Figura 25 se muestra la capa superior de la simulación implementada:




Figura 25. Capa superior de la simulación de la carga DC.

El color de cada uno de los bloques simboliza su tiempo de muestreo, lo cual es de vital importancia de cara a que los algoritmos implementados en la simulación se comporten de la forma lo más similar posible a cómo lo harían en un DSC. Cada color representa lo siguiente:

- Negro: tiempo continuo.
- Gris: paso mínimo de la simulación.
- Rosa: constante.
- Amarillo: diferentes frecuencias de muestreo.
- Rojo: 20 kHz, correspondiente a la frecuencia de ejecución de los filtros.
- Verde: 4 kHz, correspondiente a la frecuencia de ejecución del control de potencia.
- Azul: 1 kHz, correspondiente a la frecuencia de actualización de la referencia de potencia dentro del DSC.

Toda la parte eléctrica (entrada de tensión DC, condensador del bus DC, placa inversora, carga RL y sensores) se simula con bloques de la librería *Simscape Specialized Power Systems* [14]. Esta librería contiene infinidad de bloques para simular sistemas electrónicos de potencia. En este caso todos los elementos empleados tienen un comportamiento ideal que es lo estrictamente necesario para poder simular el algoritmo de control.

El bloque “Referencias en step” contiene como su nombre indica el perfil de potencia a absorber por la carga, que se genera con la macro de Excel comentada en el Apartado 3.3.3.

En el subsistema “Scopes” se pueden gráficas con las variables más significativas del sistema: tensión y corriente de salida, potencia absorbida y ciclo de trabajo impuesto por el control.

El subsistema “DSC” está formado a su vez por los subsistemas que se pueden observar en la Figura 26:




Figura 26. Subsistema “DSC” de la simulación de la carga DC.

En el subsistema “Filtrado Isal y Vsal” se encuentran los bloques de código que implementan los filtros EMA de tensión y corriente:




Figura 27. Subsistema “Filtrado Isal y Vsal” de la simulación de la carga DC.

En el subsistema “Control de potencia” se encuentra el regulador PI con la estructura C1 de Texas Instruments, además de la normalización de los valores de potencia:




Figura 28. Subsistema “Control de potencia” de la simulación de la carga DC.

Por último, en el bloque “Modulador” el duty obtenido de la acción de control del PI se compara con una señal triangular de 4 kHz para generar los pulsos del transistor superior de la primera rama de la placa inversora. El resto de transistores permanecen abiertos:




Figura 29. Subsistema “Control de potencia” de la simulación de la carga DC.

### 3.4.2 Resultados de la simulación

Para validar el correcto funcionamiento de la carga DC se lleva a cabo la simulación del siguiente perfil de carga:




Figura 30. Perfil de potencia simulado para la carga DC.

Que consiste en:

1. Rampa de arranque suave hasta el 10% de potencia del convertidor de 0.5 segundos.
2. 100% de la potencia máxima (en realidad se aplican 103 W para hacer llegar al convertidor al máximo ciclo de trabajo).
3. 0% de potencia.
4. 15% de potencia.
5. 75% de potencia.
6. 5% de potencia.
7. 90% de potencia.

En las Figuras 31 y 32 se muestra la respuesta obtenida tanto para la corriente de salida como la potencia de salida filtrada:




Figura 31. Respuesta de la corriente de salida del sistema.




Figura 32. Respuesta de la potencia de salida filtrada del sistema junto con la referencia dada por el perfil.



Es importante tener en cuenta que la potencia filtrada no es donde realmente se plasma la respuesta dinámica del sistema de la que se requiere un tiempo de estabilización de 30 ms, sino que este tiempo de estabilización debe analizarse en la corriente, ya que en esta no se aplica ningún filtro que pueda hacer parecer que la respuesta es más lenta. Dicho esto, en las siguientes figuras se muestra en detalle la respuesta dinámica del sistema de las fases 2 a 7 para que se pueda observar que el tiempo de respuesta requerido se cumple en todas ellas:




Figura 33. Detalle de la respuesta transitoria de la fase 2.






Figura 34. Detalle de la respuesta transitoria de la fase 3.



**Figura 35. Detalle de la respuesta transitoria de la fase 4.**



**Figura 36. Detalle de la respuesta transitoria de la fase 5.**




Figura 37. Detalle de la respuesta transitoria de la fase 6.




Figura 38. Detalle de la respuesta transitoria de la fase 7.

La respuesta transitoria más lenta se registra en la fase 4, pero antes de los 30 ms la corriente ya está estabilizada por lo que se cumple con los requerimientos dinámicos de la carga DC. En las fases 4,5,6 y 7 se registran sobreoscilaciones, pero en ningún caso se supera el límite máximo de potencia establecido para la carga gracias a la saturación del regulador PI. Esto se puede apreciar especialmente en la fase 7, donde además está actuando el anti-windup para evitar

que el regulador tenga que descargar la acción integral cuando entra en saturación, lo cual empobrecería la respuesta dinámica.

**En cuanto al seguimiento de la referencia en estado estacionario, se puede observar en la Figura 32 que el error es prácticamente nulo.**

Por último, se muestra en la Figura 39 la respuesta de la tensión de salida:




Figura 39. Resposta de la tensión de salida del sistema.

Y un detalle de la respuesta de la tensión en el estado transitorio de la fase 5 donde **se puede cerciorar que la frecuencia de conmutación es la especificada de 4 kHz** y que la potencia absorbida por el sistema se controla a raíz de variar el ancho de pulso de esta tensión que varía entre 0 Vdc y 24 Vdc:




Figura 40. Detalle de la tensión en la respuesta transitoria de la fase 5.

## Capítulo 4. Carga electrónica de corriente alterna

En este capítulo se explica detalladamente todo lo referente a la carga electrónica de corriente alterna. Siguiendo el mismo formato que para la carga electrónica de corriente continua, en primer lugar, se explica brevemente el funcionamiento de la topología del convertidor de potencia que trabajará como carga AC. A continuación, se especifican los componentes que junto con la placa inversora BOOSTXL actuarán como carga electrónica de AC.

### 4.1 Topología del convertidor y técnica de modulación

La topología de convertidor electrónico de potencia empleada es la de puente trifásico de dos niveles, tal y como se muestra en la Figura 41:




Figura 41. Topología de convertidor de la carga electrónica de AC.

De esta topología se destacan principalmente dos características [15]:

- La pareja transistor/diodo es bidireccional en corriente, lo cual permite trabajar con señales alternas.
- En cada una de las semirramas el transistor superior e inferior nunca pueden estar cerrados a la vez para no producir un cortocircuito de bus DC, lo cual invita a trabajar con señales PWM complementarias para el transistor superior e inferior en cada una de las semirramas.

Conmutando los transistores del puente trifásico apropiadamente (teniendo siempre muy presente la segunda característica), se puede generar a la salida una tensión trifásica modulada que contiene un primer armónico que es el que será de interés. Esta tensión trifásica de salida estará directamente relacionada con la tensión de bus DC, que marcará la máxima que se puede generar. En la carga electrónica de AC se utiliza la topología de esta manera, se genera a la salida del inversor una tensión para dar lugar a una determinada diferencia de potencial en el filtro de red (del cual se darán detalles más adelante). De esa diferencia de potencial aparece en el sistema una corriente trifásica senoidal que da lugar a un flujo de energía que va desde la salida de alterna hacia el bus DC, lo cual convierte al puente trifásico en un rectificador activo (**Active Front End**, abreviado como **AFE**), ya que lo que se está haciendo e realidad es convertir energía de corriente alterna a energía de corriente continua.

Existen varias estrategias de modulación para obtener una tensión de salida trifásica con esta topología de convertidor. Para este trabajo se escoge trabajar con **modulación PWM senoidal** por su sencillez de aplicación y porque permite generar el rango de tensiones de salida necesario

para el correcto funcionamiento de la carga. Esta estrategia de modulación consiste en comparar una señal triangular que varía entre -1 y 1 a la frecuencia de conmutación del inversor con tres señales senoidales de amplitud entre 0 y 1 (sobrepasar 1 conlleva trabajar con el inversor sobremodulado, lo cual no es de interés en este trabajo), desfasadas 120 grados y de la frecuencia deseada para el primer armónico, en este caso 50 Hz.




Figura 42. Formas de onda de la señal portadora (triangular) y las moduladoras (senoidales) para conseguir una modulación PWM senoidal. Fuente [15]

Las formas de onda de la Figura 42 se introducen en tres comparadores (uno por fase) de tal forma que cuando la senoidal está por encima de la triangular, se cierra el transistor superior de la rama correspondiente y se abre el inferior. Cuando la senoidal está por debajo de la triangular, justo lo contrario. Así, se obtienen las formas de onda expuestas en la Figura 43:




Figura 43. Formas de onda de la tensión fase – bus negativo y fase – fase obtenidas a partir de una modulación PWM senoidal. Fuente [15]

En esta estrategia de modulación, la tensión fase-neutro (que es con la que se va a trabajar en este trabajo) obedece a la siguiente ecuación:

$$V_{an(rms)} = m_a \cdot \frac{V_{dc}}{2\sqrt{2}} \quad (7)$$

Siendo  $m_a$  el índice de modulación de amplitud, la amplitud de la señal moduladora senoidal. De esta ecuación se extrae que el AFE será capaz de modular tensiones de fase pico a su salida entre 0 Vdc y Vdc/2.

## 4.2 Especificación de componentes

En este apartado se resumen los principales cálculos realizados para la especificación de los diferentes componentes de la carga AC además de las ya conocidas placa inversora y placa de control launchpad. En el **Anexo 4** se pueden encontrar los scripts de Matlab empleados para llevar a cabo los cálculos aquí resumidos.

### 4.2.1 Resistencia del rectificador activo

La carga electrónica de AC necesita de una resistencia en la que se lleve a cabo la disipación de la potencia absorbida. Esta resistencia debe cumplir con un valor mínimo para que cuando la carga trabaja a su potencia mínima activa de 20 W, la tensión de DC sea igual al pico de la tensión de

línea rectificada (21 Vdc); y un valor máximo para que cuando la carga de DC trabaje a su máxima potencia activa de 100 W, no se sobrepasen los 60 Vdc especificados como máximos para la placa inversora en su hoja de características [10].

De esta forma, se calcula la resistencia mínima como (suponiendo un 100% de rendimiento):

$$R_{min} = \frac{V_{dc\ min}^2}{S_{min}} = 22.5\ \Omega \quad (8)$$

Y la resistencia máxima:

$$R_{máx} = \frac{V_{dc\ máx}^2}{S_{máx}} = 36\ \Omega \quad (9)$$

**Por tanto, se decide escoger un valor normalizado de resistencia de 33 ohmios, 100 W. Esto da lugar a una tensión DC mínima de 25.7 V<sub>dc</sub> y una tensión DC máxima de 57.4 V<sub>dc</sub>.**

#### 4.2.2 Filtro de red

Dado que la placa inversora puede soportar una elevada frecuencia de conmutación, se opta por diseñar un filtro de red tipo L de orden 1 y no se considera necesario irse a estructuras más complejas como el filtro LC o LCL. Para el filtro de red se debe encontrar un valor de inductancia que permita cumplir la especificación de que el rizado de corriente sea menor al 2% de la corriente rms máxima. Este valor se puede calcular como [16]:

$$L_{min} = \frac{\sqrt{2} \cdot \sqrt{3} \cdot V_{red\ rms}}{6 \cdot I_{riz\ máx} \cdot f_{conm}} = 2.3\ mH \quad (10)$$

Además, también se debe cumplir que el AFE sea capaz de trabajar en todos sus puntos de funcionamiento. Esto significa que debe ser capaz de modular la tensión necesaria para poder consumir la corriente en los casos más extremos de funcionamiento, que son los siguientes:

- Mínima corriente con factor de potencia unitario, que es el punto con una menor tensión de bus DC y, por tanto, el AFE puede generar tensiones menores.
- Máxima corriente con factor de potencia mínimo de 0.5 capacitivo, que es un punto en el que se requiere de una tensión de salida elevada pero la tensión de bus DC no es muy alta ya que la potencia activa demandada es la mitad de la potencia máxima.

Por tanto, **se fija el valor de la inductancia en 2.5 mH** que es un valor del que se dispone en laboratorio como se comentaba en el Apartado 2.1 y se comprueba que la carga será capaz de trabajar en los dos puntos mencionados.

Es este el momento para presentar las ecuaciones que relacionan la tensión a aplicar por el AFE con la tensión de la red, la corriente demandada y los valores del filtro en el marco de referencia síncrono:

$$V_{d\ AFE} = V_{red} - rL \cdot I_d + j \cdot \omega \cdot L \cdot I_q \quad (11)$$

$$V_{q\ AFE} = -rL \cdot I_q - \omega \cdot L \cdot I_d \quad (12)$$

Siendo:

- $V_{d\ AFE}$  y  $V_{q\ AFE}$  las tensiones de la placa inversora en cuadratura.
- $I_d$  e  $I_q$  las corrientes en cuadratura tanto de la red eléctrica como de la placa inversora. **Estas variables son de vital importancia ya que  $I_d$  representa la corriente activa absorbida por la carga e  $I_q$  la corriente reactiva.**
- $\omega$  la pulsación eléctrica de la red.
- $rL$  es la resistencia de los bobinados del filtro, **que se supone de 0.2  $\Omega$ .**

En el **Anexo 5** se puede encontrar la deducción de estas dos ecuaciones. A partir de las mismas, se puede deducir si el AFE será capaz de soportar los dos puntos críticos del diseño.

Se comienza en primer lugar por el punto de mínima potencia aparente y factor de potencia unitario, que supone una corriente de  $0.77 A_{rms}$ . Dado que en este caso el factor de potencia es unitario, toda la corriente será activa,  $I_q$  nula. Una vez conocida la corriente, se pueden aplicar las ecuaciones 11 y 12 para obtener las tensiones  $d$  y  $q$  requeridas en este caso:

$$V_{d AFE rms} = 8.5 V \quad (13)$$

$$V_{q AFE rms} = -0.6 V \quad (14)$$

Siendo la tensión rms a aplicar:

$$V_{AFE rms} = \sqrt{V_{d AFE rms}^2 + V_{q AFE rms}^2} = 8.5 V \quad (15)$$

Sabiendo que en este punto de trabajo la tensión de bus DC es la mínima de  $25.7 V_{dc}$ , la máxima tensión aplicable por el AFE sería de:

$$V_{AFE rms} = \frac{V_{dc}}{2 \cdot \sqrt{2}} = 9.09 V \quad (16)$$

Es decir, que se puede suministrar la tensión en este punto de trabajo.

Se repite el mismo proceso para el punto de máxima potencia aparente y factor de potencia 0.5. En este caso la corriente rms será de  $3.85 A_{rms}$ , siendo las corrientes  $I_d$  e  $I_q$ :

$$I_{d rms} = I_{rms} \cdot 0.5 = 1.93 A \quad (17)$$

$$I_{q rms} = \sqrt{I_{rms}^2 - I_{d rms}^2} = 3.33 A \quad (18)$$

Conocidas las corrientes  $I_d$  e  $I_q$  se pueden sustituir nuevamente en las ecuaciones 11 y 12:

$$V_{d AFE rms} = 10.9 V \quad (19)$$

$$V_{q AFE rms} = -2.2 V \quad (20)$$

Siendo la tensión rms a aplicar:

$$V_{AFE rms} = \sqrt{V_{d AFE rms}^2 + V_{q AFE rms}^2} = 11.1 V \quad (21)$$

En este caso la tensión de bus DC será la impuesta por la potencia activa consumida por la carga. Suponiendo un 100% de rendimiento del AFE y obviando las pérdidas resistivas, la potencia activa se puede calcular como:

$$P = 3 \cdot V_{red rms} \cdot I_{d rms} = 50 W \quad (22)$$

Y a partir de la potencia se puede estimar la tensión de bus DC en este punto de trabajo:

$$V_{dc} = \sqrt{P \cdot R} = 40.6 V \quad (23)$$

Siendo por tanto la máxima tensión de salida aplicable:

$$V_{AFE rms} = \frac{V_{dc}}{2 \cdot \sqrt{2}} = 14.4 V \quad (24)$$

Pudiendo la carga electrónica también soportar este punto de trabajo sin ningún problema. De hecho, se podrían soportar factores de potencia incluso menores.

Al final la idea es que conforme se aumenta la corriente activa del sistema, se aumenta la tensión de bus DC y al aumentar la tensión de bus DC se tiene más capacidad de generar tensión de salida y, por tanto, se pueden soportar factores de potencia capacitivos más bajos. En caso de factores



de potencia inductivos, la tensión requerida es menor que en el caso capacitivo. Por tanto, si se tiene la capacidad necesaria para trabajar con un determinado factor de potencia capacitivo, también se tendrá para trabajar con el mismo factor de potencia inductivo.

### 4.2.3 Condensador bus DC

La placa inversora BOOSTXL ya incorpora una capacidad de bus DC total de 253.3  $\mu\text{F}$ . Sin ninguna capacidad en el bus DC, suponiendo que se trabaja como un rectificador pasivo en conducción continua profunda [15] y despreciando el filtro L se puede calcular el rizado del rectificador como:

$$V_{o\ r iz} = \sqrt{3} \cdot \sqrt{2} \cdot V_{red\ rms} \cdot \left(1 - \cos\left(\frac{\pi}{6}\right)\right) = 2.84\ V_{pp} \quad (25)$$

En esta situación se obtiene un valor medio de tensión de:

$$V_o = \frac{3 \cdot \sqrt{3} \cdot V_{red\ rms} \cdot \sqrt{2}}{\pi} \cdot 2 \cdot \sin\left(\frac{\pi}{6}\right) = 20.25\ V_{dc} \quad (26)$$

Lo cual da lugar a un porcentaje de rizado de:

$$V_{o\ r iz}(\%) = \frac{V_{o\ r iz}}{V_o} \cdot 100 = 14\% \quad (27)$$

Que ya es un valor muy cercano al 10% que se suele recomendar en rectificadores y se verá reducido con la capacidad del bus DC. Por tanto, no se ve necesario añadir ninguna capacidad de bus DC adicional a la ya incorporada por la placa inversora. De hecho, en las simulaciones que se verán más adelante se observa que el rizado de bus DC se ve reducido significativamente cuando el control del AFE se encuentra en funcionamiento conmutando los transistores.

## 4.3 Diseño del algoritmo de control

Al igual que se comentaba en el diseño del algoritmo de control de la carga DC, no se van a modelar las ganancias de los sensores ni del convertidor analógico digital, **sólo se tiene en cuenta la frecuencia de adquisición de las señales. Además, se sigue manteniendo el criterio de que ninguna tarea del control se ejecutará a más de 20 kHz.** De hecho, en este caso las operaciones matemáticas a realizar son más complejas, ya que se deben computar senos y cosenos. Por esta razón, se va a procurar ser incluso más restrictivo a la hora de determinar las frecuencias de ejecución.

En el **Anexo 6** se pueden encontrar los scripts implementados para llevar a cabo todos los cálculos y representaciones gráficas de este apartado.

### 4.3.1 Sistema de adquisición de medida

Para poder llevar a cabo el control de la carga electrónica de AC, **se deben de adquirir dos señales de la etapa de potencia: la tensión de bus DC y las corrientes de salida.**

**En caso de la corriente, la señal se muestrea con una frecuencia de 5 kHz** que como se verá más adelante coincide con la frecuencia de ejecución de los reguladores. Es evidente que al escoger esta frecuencia de muestreo el rizado de corriente no se muestrea bien, pero justamente se está aprovechando que la alta frecuencia de conmutación de 20 kHz da lugar a que el rizado de la corriente sea pequeño y no sea necesario tenerlo en cuenta para diseñar el algoritmo de control. **Además, se invierte la señal leída para considerar como positiva la corriente entrante al AFE (ya que los sensores de corriente miran hacia fuera del convertidor).**

**En caso de la tensión de bus DC, se procede a diseñar un filtro EMA** (como el empleado para la carga electrónica de DC) con el objetivo de reducir al menos en 10 veces el rizado de 300 Hz típico de los rectificadores trifásicos. Además, este filtro debe tener una respuesta al escalón de 30 ms que es la que se va a buscar para la corriente. De esta forma, al dividir corrientes y tensión de bus DC en los desacoplos (esto se verá más adelante cuando se explique la implementación de los reguladores en el Apartado 4.3.3) se tendrá la misma respuesta temporal de ambas señales.

Antes de diseñar el filtro EMA, se debe recordar que la placa inversora tiene para la adquisición de la tensión de bus DC un filtro analógico como el ya mencionado en la Figura 16 del Apartado 3.3.1. Sin embargo, este filtro apenas atenúa la señal a una frecuencia de 300 Hz, por lo que será el filtro digital el encargado de atenuar la totalidad de este armónico.

**La frecuencia de adquisición de la señal de tensión de bus DC (y la de ejecución del filtro) será de 5 kHz** con tal de equiparla a la frecuencia de ejecución de los reguladores, al igual que se ha hecho con las corrientes de salida. **En cuanto al factor alpha del filtro, se escoge un valor de 0.03.** De esta forma, se obtienen el diagrama de Bode y la respuesta al escalón que se representan en las Figuras 44 y 45:




Figura 44. Diagrama de bode del filtro de tensión de bus DC.




Figura 45. Respuesta al escalón del filtro de tensión de bus DC.

Cumpléndose así con los requisitos del filtrado.

### 4.3.2 Sincronización con la red eléctrica

Dado que con la carga electrónica de AC se pretende poder absorber la corriente activa y reactiva deseada dentro de los límites establecidos, es necesario sincronizar el AFE con la tensión de red. Para ello se va a emplear la placa de sincronización comentada en el Apartado 2.1. Esta placa proporciona una señal similar a la siguiente:




Figura 46. Señal de paso por cero proporcionada por la placa de sincronización aplicada a un control de iluminación a partir de un regulador AC/AC monofásico. Fuente [11]

Es decir, el DSC recibiría una señal que cambia de ‘0’ a ‘1’ cada vez que hay un paso por cero (PPC). Los flancos ascendentes corresponden a los pasos por cero positivos, que son los que interesan en este caso porque indican el origen del ángulo de la tensión medida si esta se expresa en función de un seno.

De esta forma, **lo que se plantea es que cada vez que el DSC detecte un flanco positivo de la tensión fase-neutro de la fase A comience a recorrer un vector en el que se encuentran los valores del ángulo de la red eléctrica discretizados a la frecuencia de ejecución del algoritmo de control de 5 kHz**. Así, cada periodo de muestreo del control se incrementará el ángulo de la red a su valor correspondiente y cuando se detecte un nuevo flanco de subida del PPC se volverá a recorrer la tabla desde el ángulo inicial. Por ello, **es primordial definir adecuadamente este ángulo inicial que dependerá de la orientación de las transformadas de Park empleadas en el sistema de control**.

Tal y como se comenta en el resumen de este trabajo, se tiene muy en cuenta a la hora del diseño las herramientas que ofrece Texas Instruments para el diseño de sistemas de control de Electrónica de Potencia. Una de las formas de plantear un algoritmo de control con las herramientas de Texas Instruments es a partir de macros, que consiste en conectar entre sí varios bloques que realizan una función concreta dentro del sistema. Se muestra debajo un ejemplo de un diagrama de un control de motor implementado mediante macros [9]:




Figura 47. Diagrama de un control de motor a partir de macros de Texas Instruments para su implementación en DSC. Fuente [9]

Por ello, para las transformadas de Clarke y Park de este trabajo se han empleado las expresiones que se definen en las macros “PARK”, “CLARKE” e “IPARK”. **Para la transformada de Clarke (que se aplicaría a la corriente medida) se emplea la siguiente expresión** que pasa del plano trifásico al bifásico a partir de dos fases de un sistema equilibrado:

$$I_{\alpha} = I_a \quad (28)$$

$$I_{\beta} = \frac{(I_a + 2 \cdot I_b)}{\sqrt{3}} \quad (29)$$

**Para la transformada de Park (que se aplicaría a la corriente)**, a partir de  $I_{\alpha}$  y  $I_{\beta}$ :

$$I_d = I_{\alpha} \cdot \cos(\theta) + I_{\beta} \cdot \sin(\theta) \quad (30)$$

$$V_q = I_{\beta} \cdot \cos(\theta) - I_{\alpha} \cdot \sin(\theta) \quad (31)$$

**Para la transformada inversa de Park (que se aplicaría a la tensión)**, a partir de  $V_d$  y  $V_q$ :

$$V_{\alpha} = V_d \cdot \cos(\theta) - V_q \cdot \sin(\theta) \quad (32)$$

$$V_{\beta} = V_q \cdot \cos(\theta) + V_d \cdot \sin(\theta) \quad (33)$$

Y, por último, para la transformada inversa de Clarke (**que se aplicaría a la tensión**), a partir de  $V_{\alpha}$  y  $V_{\beta}$  [17]:

$$V_a = V_{\alpha} \quad (34)$$

$$V_b = -\frac{V_{\alpha}}{2} + \frac{\sqrt{3}}{2} \cdot V_{\beta} \quad (35)$$

$$V_c = -\frac{V_{\alpha}}{2} - \frac{\sqrt{3}}{2} \cdot V_{\beta} \quad (36)$$

Cabe comentar que no se ha encontrado ninguna macro de Texas Instruments para la transformada inversa de Clarke, por lo que habría que implementar una macro compatible con el resto de macros. Lo mismo ocurre por ejemplo con el filtro EMA, la macro se debería implementar manualmente.

Todas estas transformadas son aplicadas a un sistema trifásico definido por una señal coseno. Por ello, se debe tener en cuenta que **el origen de ángulos no debe estar en el paso por cero de la señal, sino en el paso por 1. Así, el vector de ángulos comenzará en  $-\pi/2$  más un paso de la tabla, terminará en  $3\pi/2$  y tendrá 100 valores equiespaciados (ya que la frecuencia de muestreo del control es 100 veces la frecuencia de red).**

En la Figura 48 se muestra que si se transforma el sistema trifásico de tensiones  $V_a$ ,  $V_b$  y  $V_c$  definido en función del seno como:

$$V_a = V_{red\ rms} \cdot \sqrt{2} \cdot \sin(2 \cdot \pi i \cdot 50 \cdot t) \quad (37)$$

$$V_b = V_{red\ rms} \cdot \sqrt{2} \cdot \sin\left(2 \cdot \pi i \cdot 50 \cdot t - \frac{2 \cdot \pi}{3}\right) \quad (38)$$

$$V_c = V_{red\ rms} \cdot \sqrt{2} \cdot \sin\left(2 \cdot \pi i \cdot 50 \cdot t + \frac{2 \cdot \pi}{3}\right) \quad (39)$$

al marco sincrónico de tensiones  $V_d$  y  $V_q$  empleando la tabla de ángulos comentada se obtiene que toda la tensión se proyecta en el eje d:




Figura 48. Sincronización de la carga electrónica de AC con la red eléctrica.

Es decir, empleando este método el AFE queda perfectamente sincronizado con la red eléctrica de tal forma que cuando se genere una corriente  $I_d$  se tratará de una corriente en fase con la tensión y la carga AC sólo estará consumiendo potencia activa. Si se diera el caso en que se genera sólo una corriente  $I_q$  (esto no es posible ya que en ese caso el bus DC no se cargaría y no se podría generar la tensión deseada), la potencia consumida sería sólo reactiva.

### 4.3.3 Control de corriente

Como ya se ha avanzado anteriormente con el algoritmo de control de la carga AC lo que se va a regular son las corrientes  $I_d$  e  $I_q$  que consume la carga, es decir, la corriente activa y la corriente reactiva. Para ello se plantea el diseño de dos reguladores PI, uno para cada corriente. Como ya se ha comentado previamente, **la frecuencia de ejecución de estos PIs será de 5 kHz.**

La estructura de regulador PI escogida para este caso es la de la **macro PID grande de Texas Instruments** que emplea la siguiente ecuación en diferencias obviando la parte derivativa [9]:

$$u(k) = k_p \cdot (k_p \cdot ref(k) - fbk(k) + w \cdot k_i \cdot (ref(k) - fbk(k)) + w \cdot k_i \cdot (ref(k-1) - fbk(k-1))) \quad (40)$$

Donde:

- $K_p$  es la constante proporcional del regulador.
- $K_i$  es la constante integral del regulador.
- $w$  es el término de anti-windup. Cuando el regulador se satura toma un valor de 0, lo cual evita que la acción integral del regulador tome más peso para facilitar que el regulador pueda salir de la situación de limitación.
- $ref$  es la referencia del regulador.
- $fbk$  es la señal de retroalimentación del regulador.
- $u$  es la acción de control del regulador.

Sabiendo que la resta de la referencia y la retroalimentación es el error del PI, la ecuación en diferencias anterior se puede simplificar a:

$$u(k) = k_p \cdot (k_p \cdot ref(k) - fbk(k) + w \cdot k_i \cdot (e(k) + e(k-1))) \quad (41)$$

**La entrada de cada uno de los PIs será la señal de error de cada una de las corrientes y la salida será el ciclo de trabajo del eje correspondiente limitado entre 0 y -1 para el eje d y 0.25 y -0.25 para el eje q. Las constantes de los PIs se ajustan a partir de la respuesta observada en la simulación a un valor de  $K_p = 0.8$  y  $K_i = 0.06$ .**

Un control vectorial de este estilo presenta un inconveniente que es que un cambio en la corriente  $I_d$  supone un cambio en la corriente  $I_q$  que hará que el regulador del eje q tenga que trabajar para corregir el cambio perdiéndose durante un cierto tiempo transitorio la referencia de corriente  $I_q$  que en ningún momento se ha variado. Evidentemente, lo mismo ocurre cuando se produce un cambio en la  $I_d$ . **Por ello, es necesario diseñar un desacoplo entre ambos reguladores para que en los estados transitorios no se influyan el uno al otro en la medida de lo posible.** De esta forma, las ecuaciones de los ciclos de trabajo en ejes d y q desacoplados se definen como:

$$D_d = -u_d + 2 \cdot \pi \cdot f_{red} \cdot L \cdot I_q \cdot \frac{2}{V_{dc}} \quad (42)$$

$$D_q = -u_q - 2 \cdot \pi \cdot f_{red} \cdot L \cdot I_d \cdot \frac{2}{V_{dc}} \quad (43)$$

A pesar de que las acciones de control  $u_d$  y  $u_q$  están limitadas esto no asegura que no se pueda producir una sobremodulación que al final es lo que se quiere evitar. Por ello, las señales  $D_d$  y  $D_q$  pasan por un **saturador con prioridad en el eje d**. Este saturador asegura que se cumple la siguiente ecuación:

$$\sqrt{D_d^2 + D_q^2} \leq 1 \quad (44)$$

Pero permitiendo a la acción de control del eje d variar libremente entre -1 y 1, por lo que será el ciclo de trabajo del eje q el que se verá reducido hasta cero si es necesario para que la ecuación anterior se pueda cumplir.

En la Figura 49 se muestra un esquema del sistema de control de corrientes:




Figura 49. Esquema de control de corrientes d y q de la carga electrónica de AC.

#### 4.3.4 Generación de las referencias de corriente

Para generar las referencias de corriente para los reguladores PI se comanda desde un fichero externo (al igual que en la carga DC) la referencia de corriente rms y coseno de phi inductivo/capacitivo deseados. Los datos provenientes de este fichero se leerán con una frecuencia de 1 kHz.

Para crear estas referencias de corriente y coseno de phi se elabora una macro en Excel que permite ajustar 13 fases diferentes. De estas 13 fases, la primera debe tener una duración mínima de 150 ms (y recomendablemente debe ser corriente mínima y coseno de phi unitario) para darle tiempo al AFE a estabilizarse sobre su primera referencia comandada. Las 12 fases restantes son de la misma duración y en ellas se puede comandar el perfil de corriente rms y coseno de phi deseado dentro de los límites establecidos para la carga AC. En la Figura 50 se muestra un ejemplo de un perfil de carga generado con esta macro de duración 1.4 segundos (0.2 segundos de sincronización y 0.1 segundos para el resto de fases):




Figura 50. Perfil de carga elaborado con la macro de Excel para la carga electrónica de AC.

En este punto cabe comentar que por capacitivo se entiende cuando la corriente consumida por la carga está adelantada con respecto a la tensión de red y por inductivo cuando la corriente está atrasada.

En el Anexo 7 puede encontrarse el código de la macro elaborada para generar el perfil de carga.

Una vez el DSC recibe el coseno de phi y la corriente rms que debe absorber, se calculan las referencias de corriente activa  $I_d$  y corriente reactiva  $I_q$  de pico a partir de las siguientes expresiones:

$$I_d = \sqrt{2} \cdot I_{rms} \cdot \cos \varphi \quad (45)$$

$$I_q = \sqrt{(\sqrt{2} \cdot I_{rms})^2 - (\sqrt{2} \cdot I_{rms} \cdot \cos \varphi)^2} \quad (46)$$

Finalmente, las referencias de corriente d y q pasan por un filtro RC paso-bajo discretizado a la frecuencia del control de 5 kHz para suavizar los cambios de referencia de corriente y así obtener variaciones menos abruptas de la acción de control de los reguladores. La ecuación en diferencias empleada es la siguiente [18]:

$$y(k) = \frac{\frac{1}{f_{filtro}}}{\frac{1}{f_{filtro}} + \frac{t_{estabilización}}{4}} \cdot u(k-1) - \frac{\frac{t_{estabilización}}{4}}{\frac{1}{f_{filtro}} + \frac{t_{estabilización}}{4}} \cdot y(k-1) \quad (47)$$

De esta forma, se puede ajustar el tiempo de estabilización deseado para la referencia actuando el filtro como si fuera una rampa. En este caso, se ajusta un tiempo de estabilización de 20 ms.

#### 4.3.5 Esquema final del algoritmo de control de la carga AC

En la Figura 51 se muestra un esquema del sistema de control completo de la carga electrónica de AC:




Figura 51. Esquema completo del algoritmo de control de la carga AC




## 4.4 Simulación del algoritmo de control de la carga AC

En este apartado se explica en detalle cómo se ha llevado a cabo la implementación del algoritmo de control de la carga AC en *Matlab/Simulink*. Al igual que con la carga DC, las simulaciones pueden encontrarse adjuntas a este documento y en el **Anexo 8** se detallan los códigos implementados en lenguaje de *Matlab* que son extrapolables a un código C en el DSC.

### 4.4.1 Implementación de la simulación en *Matlab/Simulink R2021b*

En la Figura 52 se muestra la capa superior de la simulación implementada:



**Figura 52. Capa superior de la simulación de la carga electrónica de AC.**

El color de cada uno de los bloques simboliza su tiempo de muestreo, lo cual es de vital importancia de cara a que los algoritmos implementados en la simulación se comporten de la forma lo más similar posible a cómo lo harían en un DSC. Cada color representa lo siguiente:

- Negro: tiempo continuo
- Gris: paso mínimo de la simulación
- Rosa: constante
- Amarillo: diferentes frecuencias de muestreo
- Rojo: 2 MHz, correspondiente a un bloque de cálculo del coseno de phi del subsistema “Scopes”
- Verde claro: 1 MHz, correspondiente a la generación del ángulo a partir del PPC.
- Verde oscuro: 1 kHz, correspondiente al bloque generador de referencias.
- Azul claro: 5 kHz, correspondiente al control de corrientes.
- Rosa: constante
- Azul verdoso: subsistema activado por una señal de trigger. Esto se emplea para la generación del ángulo a partir del PPC.
- Amarillo: varios periodos de muestreo.

Nuevamente se vuelven a utilizar bloques de la librería “*Simscape Specialized Power Systems*” para la electrónica de potencia.

En el bloque “Scope” se encuentran gráficas de las principales variables del sistema: tensión de bus DC, corrientes y tensiones de AC, señales moduladoras del control...

En el bloque “RMS ref” se encuentran los datos del perfil de carga a aplicar: corriente rms y coseno de phi capacitivo/inductivo.

El bloque “Detector PPC” genera una señal cuadrada con estado alto cuando la tensión  $V_a$  es positiva y estado bajo cuando es negativa, al igual que hace la placa de sincronización de pulsos que se utilizaría para llevar este trabajo a una implementación real. En la Figura 53 se puede observar el interior de este subsistema:



Figura 53. Subsistema “Detector PPC”.

En el bloque “DSC” se encuentra todo lo referente a los códigos a implementar en el DSC. En la Figura 54 se muestra el interior del subsistema:




Figura 54. Subsistema “DSC”.

Aquí se encuentra el código para el “Generador de referencias” que traduce los datos provenientes del perfil de carga a las corrientes  $I_d$  e  $I_q$  de referencia para el control de corrientes. Estas referencias son filtradas por los subsistemas “Filtro Id ref” y “Filtro Iq ref” donde se implementa el filtro RC comentado en el Apartado 4.3.4:




Figura 55. Subsistemas “Filtro Id ref” y “Filtro Iq ref”.

En el subsistema “Filtro Vdc” se implementa el filtro EMA para la tensión de bus:




Figura 56. Subsistema “Filtro Vdc”.

En el subsistema “Generación ángulo a partir de PPC” se encuentra todo lo necesario para obtener apropiadamente el ángulo de la red eléctrica:



Figura 57. Subsistema “Generación ángulo a partir de PPC”.

Sin entrar en detalle dentro de cada bloque por síntesis, en el primer bloque se genera a partir de la señal PPC una señal que cambia su estado cuando hay un flanco de subida de PPC (o lo que es lo mismo cuando la tensión finaliza un periodo sinusoidal). Esta señal se introduce en el bloque “Índice tabla seno” donde se encuentran dos contadores (uno cuando la señal introducida al bloque es cero y otra para cuando es uno) que aumentan su valor en uno cada periodo de muestreo del control y se resetean cada flanco de señal a la espera de que un nuevo flanco los active nuevamente. De esta forma, un contador se incrementa con los periodos pares de la señal y otro con los impares. Al sumar ambos contadores, se obtiene un índice que varía entre 1 y 100 y que se emplea para recorrer la tabla de ángulos que se encuentra en el subsistema “Tabla ángulo”. Así se consigue generar el ángulo necesario para las transformadas de Park del sistema de control.

En la Figura 58 se puede observar el interior del subsistema “Control, lectura de corrientes y modulador”. **Es importante recalcar que este bloque se activa después de 20 ms para dar tiempo a completar la sincronización con la red eléctrica antes de que el AFE empiece a conmutar.**




Figura 58. Subsistema “Control, lectura de corrientes y modulador”.

Este subsistema está formada a su vez por tres bloques. El bloque “Lectura corriente” incluye la inversión de corriente comentada en el Apartado 4.3.1, y la transformada de Clarke y Park a partir de las corrientes  $I_a$  e  $I_b$  para obtener las corrientes  $I_d$  e  $I_q$  consumidas por la carga:




Figura 59. Subsistema “Lectura corriente”.

El bloque “Control BC corriente” incluye los reguladores PI de las corrientes d y q, además de la correspondiente limitación del ciclo de trabajo del AFE también en ejes dq:




Figura 60. Subsistema “Control BC corriente”.

Por último, en el bloque “Modulador senoidal” se aplica las transformadas inversas de Clarke y Park para obtener las señales senoidales de modulación de las tres fases a, b y c que son comparadas con una señal triangular de la frecuencia de conmutación de 20 kHz para generar los pulsos a aplicar sobre los transistores de la placa BOOSTXL:




Figura 61. Subsistema “Modulador senoidal”.

#### 4.4.2 Resultados de la simulación

Para la simulación del sistema se trabaja con el perfil de carga de la Figura 62:





Figura 62. Perfil simulado para la carga electrónica AC.


El perfil está dividido en las siguientes fases:

1. Arranque a mínima corriente rms y coseno de phi unitario durante 200 ms.
2. Máxima corriente rms y mínimo coseno de phi capacitivo durante 100 ms (misma duración que el resto de fases).
3. Máxima corriente rms y mínimo coseno de phi inductivo.
4. Máxima corriente y máximo coseno de phi.
5. Mitad de rango de corriente rms y mitad de rango de coseno de phi inductivo.
6. Mitad de rango de corriente rms y máximo coseno de phi.
7. Mitad de rango de corriente rms y mitad de rango de coseno de phi capacitivo.
8. 75% de rango  $I_{rms}$  y coseno de phi máximo.
9. 75% de rango  $I_{rms}$  y 25% de rango de coseno de phi capacitivo.
10. 75% de rango  $I_{rms}$  y 25% de rango de coseno de phi inductivo.
11. 25% de rango  $I_{rms}$  y 75% de rango de coseno de phi capacitivo.
12. 25% de rango  $I_{rms}$  y 75% de rango de coseno de phi inductivo.
13. 25% de rango  $I_{rms}$  y coseno de phi máximo.

En primer lugar, se presenta la respuesta de las corrientes  $I_d$  e  $I_q$  consumidas por el AFE:





(a)



(b)


**Figura 63. Respuesta de la corriente del sistema en ejes dq junto con sus referencias. a) Respuesta y referencia de la corriente  $I_d$ . b) Respuesta y referencia de la corriente  $I_q$ .**

Exceptuando la primera fase de arranque en la que hay un pico cuando el AFE comienza a consumir corriente, la respuesta de las corrientes d y q tienden a prácticamente superponerse a su referencia filtrada por los RC discretos. Sin embargo, como es evidente las señales no están perfectamente superpuestas, las corrientes d y q del AFE varían ligeramente más lento que su referencia, pero a los 30 ms la corriente en ambos ejes está totalmente estabilizada. Esto se puede cerciorar en la Figura 64, donde se muestra como ejemplo una ampliación de la respuesta dinámica de la fase 4:



**Figura 64. Detalle de la respuesta dinámica en la fase 4. a) Respuesta de la corriente  $I_d$ . b) Respuesta de la corriente  $I_q$ .**


En la respuesta de las corrientes en cuadratura también se observa que gracias a los términos de desacoplo incluidos en el control de corrientes las variaciones de un eje apenas afectan sobre el otro. Esto se puede observar claramente en el comienzo de la fase 3 sobre la  $I_d$ :



**Figura 65. Detalle del efecto de la variación del eje q sobre el eje d en la fase 3.**

En definitiva, se cumplen los requerimientos dinámicos del sistema.

Sobre los ejes d y q también se observa que se sigue a las referencias sin error en estado estacionario, pero también se debe validar que efectivamente las corrientes en el dominio trifásico tienen el valor rms esperado y se generan con el coseno de phi indicado en el perfil de carga. Por ello, se muestra en la Figura 66 la respuesta de las corrientes trifásicas junto con las tensiones de red, lo que permite observar que el desfase entre las tensiones de red y las corrientes absorbidas (coseno de phi) es correcto:



**Figura 66. Tensiones de red vs corrientes trifásicas absorbidas.**



Dado que en el gráfico superior no se puede observar a simple vista si el perfil es el demandado, se calcula dentro del subsistema “Scopes” el valor de corriente rms y coseno de phi en cada una de las fases. Para calcular la corriente RMS simplemente se emplea el bloque “RMS Measurement” de la librería *Simscape Electrical* de *Simulink* [19]. Para calcular el coseno de phi se lleva a cabo la implementación del siguiente bloque [20]:






Figura 67. Bloque para calcular el coseno de phi en *Simulink*.

En este bloque se introducen la señal de tensión y corriente de la fase A. La corriente se hace pasar por un filtro paso bajo para eliminar el rizado de corriente y la tensión se hace pasar por un filtro igual para mantener el desfase entre ambas señales. Una vez filtradas, la tensión y la corriente tienen la función de resetear unos contadores de tiempo implementados mediante la integración de un valor constante 1. Al restar el resultado de ambos contadores se obtiene el desfase temporal de ambas señales. Este desfase temporal se multiplica por la frecuencia angular de la red para obtener el ángulo de desfase entre tensión y corriente en radianes. Finalmente, al desfase se le aplica el coseno. En la Figura 68 se muestra el resultado de corriente rms y coseno de phi dados por estos bloques para la fase A:






**Figura 68. Corriente rms y coseno de phi medidos en simulación sobre la fase A. a) Corriente rms. b) Coseno de phi.**


Los bloques no devuelven un valor fiable durante los estados transitorios, pero en estado estacionario sí lo hacen pudiéndose comprobar que las referencias de corriente rms y coseno de phi del perfil se están siguiendo correctamente (en el coseno de phi se puede apreciar que existe un pequeño error en las fases 9, 11 y 12 pero son ínfimos).

Para mostrar también que se diferencia entre coseno de phi inductivo y capacitivo se puede ver en la Figura 69 una ampliación de las fases 9 y 10 donde se pasa de capacitivo (corrientes adelantadas respecto a las tensiones) a inductivo (corrientes atrasadas respecto a las tensiones):




**Figura 69. Detalle del cambio de capacitivo a inductivo en las fases 9 y 10.**

Para terminar con el análisis de corrientes, se hace zoom sobre el rizado de la corriente en la fase 1, pudiéndose observar que el rizado es menor al 2% de 3.85 Arms como se indica en las especificaciones (0.077 A pico-pico):



**Figura 70. Amplitud pico-pico del rizado de corriente en la fase 1.**

Otro aspecto fundamental es el comportamiento de la tensión de bus DC ya que en ningún momento debe superar 60 V, umbral máximo especificado para la placa BOOSTXL. Como se puede observar en la Figura 71, en ningún momento se llega a superar dicho umbral:



**Figura 71. Tensión en el bus DC.**

Por último, en la Figura 72 se observan las tensiones fase-neutro generadas por el AFE. Es interesante fijarse en que durante los primeros 20 ms en los que el AFE no conmuta para sincronizarse a la red eléctrica se ven las tensiones de red en bornes de la placa inversora:




Figura 72. Tensiones generadas por el AFE.

Haciendo zoom sobre los pulsos se puede observar la frecuencia de conmutación de los transistores de 20 kHz:




Figura 73. Frecuencia de conmutación del AFE

## Capítulo 5. Conclusiones y trabajos futuros

En este Trabajo Final de Máster se ha llevado a cabo el desarrollo de algoritmos de control para una carga electrónica de corriente continua y una carga electrónica de corriente alterna, siempre teniendo presente que este trabajo debe dar pie a que se pueda desarrollar un futuro trabajo de implementación de estos algoritmos sobre un DSC de la gama *TMS320C28x* de *Texas Instruments*.

Para ello, en primer lugar, se ha definido que para llevar a cabo la implementación del trabajo habría que emplear la placa inversora *BOOSTXL-3PhGaNInv* de *Texas Instruments*, forzando esto a adaptar las especificaciones de ambas cargas electrónicas a las limitaciones que ofrece este hardware. También se ha especificado el resto de componentes hardware necesarios para que esta placa pueda hacer la función de carga electrónica de DC y AC: resistencias, inductancias, fuentes de alimentación y otras placas electrónicas.

Una vez conocido el hardware a emplear, se ha llevado a cabo el desarrollo de los algoritmos de control teniendo presentes las herramientas ofrecidas por *Texas Instruments* para la implementación de los mismos. No obstante, también se han implementado muchos algoritmos de forma propia, siendo parte del futuro trabajo de implementación definir cómo se deben combinar con las herramientas empleadas de *Texas Instruments*.

Por último, se ha llevado a cabo la simulación en *Matlab/Simulink* de ambas cargas electrónicas, demostrándose que se cumplen las especificaciones planteadas.

En cuanto a trabajos futuros, además del ya comentado trabajo de implementación, también se propone llevar a cabo las siguientes mejoras:

1. Añadir una nueva funcionalidad a la carga AC que le permita consumir corrientes con contenido armónico y desequilibradas.
2. Llevar a cabo la sincronización a red de la carga AC mediante un PLL.

## Referencias

- [1] Definición de carga eléctrica. Disponible online: [https://en.wikipedia.org/wiki/Electrical\\_load](https://en.wikipedia.org/wiki/Electrical_load)
- [2] Tipos de cargas de corriente alterna. Disponible online: <https://avtronpower.com/resources/articles/resistive-inductive-and-capacitive-load-banks/#:~:text=Because%20resistive%20load%20banks%20provide,needed%20for%20full%20Dcapacity%20testing.&text=Capacitive%20load%20elements%20use%20capacitors%20that%20store%20electrical%20charge.>
- [3] Instalación solar fotovoltaica de autoconsumo. Disponible online: <https://www.solarix.es/instalacion/solar/fotovoltaica/aislada/empresas/>
- [4] Carga DC EL30000 KeySight. Disponible online: <https://www.keysight.com/us/en/products/dc-electronic-loads/el30000-series-bench-electronic-loads.html>
- [5] Carga AC 61800 de la serie Chroma. Disponible online: [https://www.chromaate.com/en/product/regenerative\\_ac\\_load\\_function\\_61800\\_series\\_160](https://www.chromaate.com/en/product/regenerative_ac_load_function_61800_series_160)
- [6] Huet Sanchis, J. (2022). Desarrollo de una carga electrónica regulable para el análisis y clasificación de baterías de ion litio. Universitat Politècnica de València.
- [7] GENG, Zhi, et al. Programmable electronic AC load based on a hybrid multilevel voltage source inverter. *IEEE Transactions on Industry Applications*, 2018, vol. 54, no 5, p. 5512-5522.
- [8] JEONG, In Wha, et al. Regenerative AC electronic load with one-cycle control. En *2010 Twenty-Fifth Annual IEEE Applied Power Electronics Conference and Exposition (APEC)*. IEEE, 2010. p. 1166-1171.
- [9] Francisco José Gimeno Sales, “LABORATORIO: Entorno desarrollo del DSC TMS320F2806x MODULACION PWM EN CONVERTIDORES”, Asignatura “Sistemas Digitales de Control de Potencia” del “Máster Universitario en Ingeniería de Sistemas Electrónicos”. Universitat Politècnica de València.
- [10] Placa de evaluación BOOSTXL-3PHGANINV de Texas Instruments. Disponible online: <https://www.ti.com/tool/BOOSTXL-3PHGANINV>
- [11] Francisco José Gimeno Sales, Apuntes de la asignatura “Sistemas Digitales Aplicados” del “Grado en Ingeniería Electrónica Industrial y Automática”. Universitat Politècnica de València.
- [12] Exponential Moving Average Filter. Disponible online: [Exponential Moving Average \(ttapa.github.io\)](http://ttapa.github.io)
- [13] C2000 Digital Control Library Version 3.4 User’s Guide. Texas Instruments. Disponible online: [Digital Controller Library User's Guide \(ti.com\)](http://www.ti.com/lit/ug/c2000/c2000-digital-control-library-user-guide)
- [14] Simscape Specialized Power Systems. Disponible online: <https://es.mathworks.com/help/sps/specialized-power-systems.html>
- [15] Apuntes de la asignatura “Convertidores Electrónicos de Potencia” del “Máster Universitario en Ingeniería de Sistemas Electrónicos”. Universitat Politècnica de València.
- [16] Apuntes de la asignatura “Sistemas de Generación en Energías Renovables” del “Máster Universitario en Ingeniería de Sistemas Electrónicos”. Universitat Politècnica de València.
- [17] Transformada inversa de Clarke. Disponible online: <https://es.mathworks.com/help/mcb/ref/inverseclarktransform.html>

[18] Filtro RC. Disponible online:

<https://github.com/pms67/LittleBrain-STM32F4-Sensorboard/blob/master/Firmware/Core/Src/RCFilter.c>

[19] Bloque "RMS Measurement". <https://es.mathworks.com/help/matlab/ref/timeseries.html>

[20] Medida de coseno de phi en Simulink. Disponible online:

<http://simulinkquestions.blogspot.com/2013/09/power-factor-measurement.html>

## ANEXOS

### Anexo 1. Script Matlab para el tratamiento de señal de la carga electrónica de DC

```
clear all
close all
clc
%% Señal de tensión

% En primer lugar se genera la señal de tensión con un duty del 50 %

fsw = 4e3;
Vin = 24;
duty = 50;
fFFT = 100*fsw;
nSamples = floor(fFFT/fsw);
nCycles = 100;
t = linspace(0,1/fsw*nCycles-(1/fsw*nCycles)/(nSamples*nCycles),...
    nSamples*nCycles);
voltageSignal = Vin/2+(Vin/2)*square(2*pi*fsw*t,duty);
figure
plot(t*1000,voltageSignal)
axis([0 1/fsw*nCycles*1000 0 Vin+1])
title(['\bf\fontsize{10}Forma de onda de la tensión de salida modulada '...
    'para un duty del 50%'])
xlabel("\fontsize{10}Tiempo (ms)")
ylabel("\fontsize{10}Voltaje (V)")
yticks(0:4:26)
grid on

% Se hace la DFT de la señal para diferentes ciclos de trabajo: de duty 10%
% a duty 100%

voltageSignalVector = [];
voltageSignalDftVector = [];

duty=10;
fvector = linspace(0,fFFT - fFFT/(nSamples*nCycles),nSamples*nCycles);
fvector = fvector(1:length(fvector)/2+1);

for i=1:10
    voltageSignalVector = [voltageSignalVector
        Vin/2+(Vin/2)*square(2*pi*fsw*t,duty)];

    voltageSignalDftVector = [voltageSignalDftVector
        abs(fft(voltageSignalVector(i,:))/(nSamples*nCycles))*2];

    duty = 10 + duty;
end

voltageSignalDftVector(:,1) = voltageSignalDftVector(:,1)/2;
voltageSignalDftVector = voltageSignalDftVector(:,1:(end/2)+1);

duty = 10;
figure
hold on
grid on
```



```

for i=1:10
    plot(fvector/1000,voltageSignalDftVector(i,:))
    voltageSignalDftLegend(i) = 'duty'+ string(duty);

    duty = 10 + duty;
end

axis([0 80 0 Vin+1])
legend(voltageSignalDftLegend)
title('\bf\fontsize{10}DFT tensión de salida para distintos dutys')
xlabel("\fontsize{10}Frecuencia (kHz)")
ylabel("\fontsize{10}Voltaje pico (V)")
xticks(0:4:80)
grid on

% La tensión de salida tiene infinidad de armónicos múltiplos de la
% frecuencia de conmutación. Antes de llegar al DSC, estos armónicos se ven
% atenuados por un filtro analógico que se encuentra en la placa de
% evaluación BOOSTXL-3PhGaNInv

% Filtro analógico. Se quita la ganancia del divisor resistivo

s = tf('s');
fsw = 20e3;
R1 = 100e3;
R2 = 4.22e3;
C = 0.033e-6;
%F = ((R1+R2)/R2)*(((R2/(C*s))/(R2+1/(C*s)))/(R1+((R2/(C*s))/(R2+1/(C*s)))));
F = ((R1+R2)/R2)*(R2/(R1*(R2*C*s+1) + R2));
F = minreal(F);
options = bodeoptions;
options.FreqUnits = 'Hz';
figure
bode(F,{0,2*pi*fFFT/2},options)
title('\bf\fontsize{10}Diagrama de Bode del filtro analógico')
grid on

% Se discretiza el filtro con la frecuencia de la FFT realizada para ver
% cómo queda la señal tras pasar por el filtro analógico

% Para la corriente se va a aplicar el mismo filtrado con el fin de que la
% señal de tensión y corriente tenga la respuesta temporal más parecida
% posible y poder multiplicar ambas señales apropiadamente para obtener la
% potencia

Fd = c2d(F,1/fFFT,'tustin');
[num,den] = tfdata(Fd);
b = num{1};
a = den{1};

voltageSignalFilteredVector = [];

for i = 1:length(voltageSignalVector(:,1))
    voltageSignalFilteredVector = [voltageSignalFilteredVector
    filter(b,a,voltageSignalVector(i,:))];
end

% Vemos como queda filtrada la señal para un duty del 50 %, ya que es el

```

```

% duty para el que más armónicos hay viendo la FFT

figure
plot(t*1000, voltageSignalFilteredVector(5,:))
title(['\bf\fontsize{10}Forma de onda de la tensión de salida tras el' ...
      ' filtro analógico para un duty del 50%'])
xlabel("\fontsize{10}Tiempo (ms)")
ylabel("\fontsize{10}Voltaje (V)")
grid on

% Esta es la señal que llega al DSC. Se hace la DFT para los distintos
% dutys

voltageSignalFilteredDftVector = [];

duty=10;

for i=1:10

    voltageSignalFilteredDftVector = [voltageSignalFilteredDftVector
        abs(fft(voltageSignalFilteredVector(i,:))/(nSamples*nCycles))*2];

    duty = 10 + duty;
end

voltageSignalFilteredDftVector(:,1) = voltageSignalFilteredDftVector(:,1)/2;
voltageSignalFilteredDftVector = ...
    voltageSignalFilteredDftVector(:,1:(end/2)+1);

duty = 10;
figure
hold on

for i=1:10
    plot(fvector/1000,voltageSignalFilteredDftVector(i,:))
    voltageSignalFilteredDftLegend(i) = 'duty'+ string(duty);

    duty = 10 + duty;
end

axis([0 80 0 Vin+1])
legend(voltageSignalFilteredDftLegend)
title('\bf\fontsize{10}DFT tensión de salida para distintos dutys')
xlabel("\fontsize{10}Frecuencia (kHz)")
ylabel("\fontsize{10}Voltaje pico (V)")
xticks(0:4:80)

% Se ha conseguido eliminar la mayor parte de armónicos. Más allá de los
% 8 kHz los armónicos no superan 1 V. Esta señal se
% introduce en el ADC del DSC, que tiene una determinada frecuencia de
% muestreo

fADC = 20e3; % Máxima frecuencia de procesamiento del control
nDown = fFFT/fADC;
signalDown = [];
nSamplesDown = nSamples/nDown;

voltageSignalFilteredDSCVector = [];

```

```

for i=1:length(voltageSignalFilteredVector(:,1))
    voltageSignalFilteredDSCVector = [voltageSignalFilteredDSCVector
        downsample(voltageSignalFilteredVector(i,:),nDown)];
end

tDown = downsample(t,nDown);

%Vemos como queda la señal muestreada para un duty del 50 %

figure
stairs(tDown*1000,voltageSignalFilteredDSCVector(5,:))
title(['\bf\fontsize{10}Forma de onda de la tensión de salida' ...
    ' adquirida por el ADC para un duty del 50%'])
xlabel("\fontsize{10}Tiempo (ms)")
ylabel("\fontsize{10}Voltaje (V)")
grid on

%Finalmente se aplica un filtro EMA a la señal para obtener el valor medio

fFiltro = fADC;
alpha= 0.02;
z=tf('z',1/fFiltro);
EMA = alpha/(1-(1-alpha)*z^-1);

[num, den] = tfdata(EMA);
a = den{1};
b = num{1};

voltageSignalFilteredDSCFilteredVector = [];

for i = 1:length(voltageSignalFilteredDSCVector(:,1))
    voltageSignalFilteredDSCFilteredVector = ...
        [voltageSignalFilteredDSCFilteredVector
            filter(b,a,voltageSignalFilteredDSCVector(i,:))];
end

voltageSignalTheoreticalMeanVector =[];
duty = 10;

for i = 1:length(voltageSignalFilteredDSCFilteredVector(:,1))

    voltageSignalTheoreticalMeanVector = [voltageSignalTheoreticalMeanVector
        ones(1,length(voltageSignalFilteredDSCFilteredVector(1,:)))...
        *(Vin*duty/100)];

    duty =10+duty;
end

figure
hold on
duty = 10;

for i=1:10
    plot(tDown,voltageSignalFilteredDSCFilteredVector(i,:))
    voltageSignalFilteredDSCFilteredLegend(i) = 'Respuesta filtro duty'+
string(duty);

    duty = 10 + duty;

```

```

end

for i=1:10
    plot(tDown,voltageSignalTheoreticalMeanVector(i,:), 'black')
end

legend(voltageSignalFilteredDftLegend)
title('\bf\fontsize{10}Valor medio de la tensión de salida procesado vs
teórico')
xlabel("\fontsize{10}Tiempo(s)")
ylabel("\fontsize{10}Voltaje (V)")
grid on

% Como se puede observar en la última gráfica se consigue filtrar el valor
% medio de las señales con una buena precisión y un tiempo de respuesta de
% 10 ms

% Para la corriente de salida se emplea el mismo filtro EMA

```

## Anexo 2. Macro de Excel para la generación de perfiles de carga de potencia DC

```

Sub Perfil_carga()
'
' Perfil_carga Macro
' Macro para determinar los valores del perfil de carga deseado
For i = 2 To Cells(24, "F")

    Cells(i + 1, "A") = i
    Cells(i + 1, "B") = Cells(i, "B") + Cells(22, "F") * Cells(22, "F") *
0.001

    If i <= Cells(25, "F") Then
        Cells(i + 1, "C") = Cells(i, "C") + Cells(10, "G") * ((Cells(22, "F")
* 0.001) / Cells(18, "F"))

    ElseIf i <= Cells(26, "F") Then
        If Cells(i, "C") >= Cells(11, "G") - 0.00001 Or Cells(21, "F") = 0
Then
            Cells(i + 1, "C") = Cells(11, "G")
        Else
            Cells(i + 1, "C") = Cells(i, "C") + (Cells(11, "G") - Cells(10,
"G")) * ((Cells(22, "F") * 0.001) / (Cells(21, "F") * 0.001))
        End If

    ElseIf i <= Cells(27, "F") Then
        If Cells(i, "C") <= Cells(12, "G") + 0.00001 Or Cells(21, "F") = 0
Then
            Cells(i + 1, "C") = Cells(12, "G")
        Else
            Cells(i + 1, "C") = Cells(i, "C") + (Cells(12, "G") - Cells(11,
"G")) * ((Cells(22, "F") * 0.001) / (Cells(21, "F") * 0.001))
        End If

    ElseIf i <= Cells(28, "F") Then
        If Cells(i, "C") >= Cells(13, "G") - 0.00001 Or Cells(21, "F") = 0
Then
            Cells(i + 1, "C") = Cells(13, "G")
        Else

```

```

        Cells(i + 1, "C") = Cells(i, "C") + (Cells(13, "G") - Cells(12,
"G")) * ((Cells(22, "F") * 0.001) / (Cells(21, "F") * 0.001))
    End If

    ElseIf i <= Cells(29, "F") Then
        If Cells(i, "C") >= Cells(14, "G") - 0.00001 Or Cells(21, "F") = 0
Then
            Cells(i + 1, "C") = Cells(14, "G")
        Else
            Cells(i + 1, "C") = Cells(i, "C") + (Cells(14, "G") - Cells(13,
"G")) * ((Cells(22, "F") * 0.001) / (Cells(21, "F") * 0.001))
        End If

        ElseIf i <= Cells(30, "F") Then
            If Cells(i, "C") <= Cells(15, "G") + 0.00001 Or Cells(21, "F") = 0
Then
                Cells(i + 1, "C") = Cells(15, "G")
            Else
                Cells(i + 1, "C") = Cells(i, "C") + (Cells(15, "G") - Cells(14,
"G")) * ((Cells(22, "F") * 0.001) / (Cells(21, "F") * 0.001))
            End If

            ElseIf i <= Cells(31, "F") Then
                If Cells(i, "C") >= Cells(16, "G") - 0.00001 Or Cells(21, "F") = 0
Then
                    Cells(i + 1, "C") = Cells(16, "G")
                Else
                    Cells(i + 1, "C") = Cells(i, "C") + (Cells(16, "G") - Cells(15,
"G")) * ((Cells(22, "F") * 0.001) / (Cells(21, "F") * 0.001))
                End If

                End If
            Next i
        End Sub

```

### Anexo 3. Códigos en lenguaje *Matlab* para la simulación de la carga DC

#### %DEFINICIÓN DE PARÁMETROS

```

%Parámetros HW
Vin=24;
R= 5.6;
L=2.5e-3;
C=253.3e-6;
%Parámetros SW
fsw= 4e3;
Pmax = Vin^2/R;
Imax= Vin/R;
fFiltro = 20e3;
fcontrol=fsw;
fperfil = 1e3;
alpha = 0.02;
Kp = 0.3;
Ki = 0.4;
%Parámetros de la simulación
tsim = 1.1;
fsim=1e6;

```

#### %FUNCIÓN FILTRO EMA

```
function OUT = EMA(IN,alpha, OUT1)
OUT = alpha*IN + (1-alpha)*OUT1;
```

### Anexo 4. Scripts para la especificación de componentes de la carga AC

#### % ESPECIFICACIÓN RESISTENCIA BUS DC

```
%% Definición de los parámetros de la red eléctrica y el inversor
Vred_rms= 15/sqrt(3); % Tensión de red rms fase - neutro (V)
fsw = 20e3; % Frecuencia de conmutación (Hz)
Vdc_min = Vred_rms*sqrt(3)*sqrt(2); % Tensión DC mínima de trabajo de la
% carga AC (V)
Vdc_max = 60; % Tensión DC máxima de trabajo de la carga AC (V)
Pmin = 20; % Potencia de trabajo mínima de la carga AC (W)
Pmax = 100; % Potencia de trabajo máxima de la carga AC (W)

%% Cálculos para el diseño de la resistencia
Rmin = Vdc_min^2/Pmin; % R mínima para asegurar que a la mínima potencia
% se trabajará a la tensión DC mínima
Rmax = Vdc_max^2/Pmax; % R máxima para asegurar que a la máxima potencia se
% trabajará a la tensión DC máxima
```

#### %SE DECIDE TRABAJAR CON UNA RESISTENCIA DE 33 OHMIOS

```
R = 33;
Vdc_min = sqrt(Pmin*R); %25.7 Vdc
Vdc_max = sqrt(Pmax*R) % 57.4 Vdc
```

#### % ESPECIFICACIÓN CONDENSADOR BUS DC

```
%% Definición de los parámetros de red e inversor
Vred_rms= 15/sqrt(3); % Tensión de red rms fase - neutro (V)
%% Cálculos para conocer el rizado del bus DC
Vo = 3*sqrt(3)*Vred_rms*sqrt(2)/pi*2*sin(pi/6); % 20.25 Vdc
Vo_riz = sqrt(3)*Vred_rms*sqrt(2)*(1-cos(pi/6)); %2.84 Vpp
Vo_riz_por = Vo_riz/Vo*100; %14%
```

#### % ESPECIFICACIÓN FILTRO DE RED

```
%% Definición de los parámetros de la red eléctrica y el inversor
Vred_rms= 15/sqrt(3); % Tensión de red rms fase - neutro (V)
fred = 50; % Frecuencia de red (Hz)
fsw = 20e3; % Frecuencia de conmutación (Hz)
Smax = 100; % Máxima potencia aparente absorbida por la carga AC (VA)
Imax_rms = Smax/(3*Vred_rms); % Máxima corriente absorbida por
% la carga AC
Smin = 20; % Mínima potencia aparente absorbida por la carga AC (VA)
Imin_rms = Smin/(3*Vred_rms); % Mínima corriente absorbida por
% la carga AC
Vdc_min = 25.7; % Tensión DC mínima de trabajo de la
% carga AC (V)
Vdc_max = 57.4; % Tensión DC máxima de trabajo de la carga AC (V)
R = 33;
%% Cálculos para el diseño del filtro L
Iriz_max = 0.02*Imax_rms; % Se limita el rizado al 2% de la corriente máxima
Lmin = (sqrt(2)*sqrt(3)*Vred_rms)/(6*Iriz_max*fsw); % Inductancia mínima
%para cumplir con el criterio de rizado
```

```

% Se define momentáneamente como valor de inductancia 2.5 mH, que es el de
% las bobinas disponibles actualmente en el laboratorio. Se supone una
% resistencia de los bobinados de 0.1 ohmios
L = 2.5e-3; % Inductancia del filtro (H)
rL = 0.2; % Resistencia de los bobinados (Ohmios)
% Se comprueba si el AFE sería capaz de suministrar la tensión necesaria
% para trabajar en los que podría no tener la capacidad de suministrar la
% tensión necesaria. Para ellos se emplean las ecuaciones que proporcionan
% la tensión que el AFE debe aplicar en función de la tensión de red, la
% inductancia y resistencia del filtro de red y la corriente

%Vd_inv = Vdred - rL*Id + wL*Iq
%Vq_inv = - wL*Id - rL*Iq


% Para el caso de mínima corriente con factor de potencia unitario, las
% tensiones Vd y Vq a aplicar son:
Vd_inv = Vred_rms - rL*Imin_rms*cos(acos(1)) + ...
    2*pi*fred*L*Imin_rms*sin(acos(1));
Vq_inv = - 2*pi*fred*L*Imin_rms*cos(acos(1)) - ...
    rL*Imin_rms*sin(acos(1));
% Y la tensión rms a aplicar:
Vinv = sqrt(Vd_inv^2 + Vq_inv^2); % 8.53 Vrms
% Sabiendo que este punto se trabaja a tensión DC mínima, la máxima tensión
% que puede aportar el AFE es de:
Vinv_max = Vdc_min/(2*sqrt(2)); %9.09 Vrms
% Lo cual indica que se puede soportar este punto de trabajo

% Para el caso de máxima corriente con factor de potencia de 0.5 capacitivo
Vd_inv = Vred_rms - rL*Imax_rms*cos(acos(0.5)) + ...
    2*pi*fred*L*Imax_rms*sin(acos(0.5));
Vq_inv = - 2*pi*fred*L*Imax_rms*cos(acos(0.5)) - ...
    rL*Imax_rms*sin(acos(0.5));
% Y la tensión rms a aplicar:
Vinv = sqrt(Vd_inv^2 + Vq_inv^2); %11.1 Vrms
% A partir de la potencia activa consumida en este punto se puede obtener
% la tensión en el bus DC
P = 3*Vred_rms*Imax_rms*0.5;
Vdc = sqrt(P/R);
% Y sabiendo la tensión DC de trabajo la máxima tensión que puede soportar
% el AFE:
Vinv_max = Vdc/(2*sqrt(2)); %14.36 Vrms
% Lo cual indica que se puede soportar el punto de trabajo

```

## Anexo 5. Deducción de las ecuaciones de tensión del AFE en cuadratura

Se tiene un inversor/rectificador activo conectado a red de la siguiente manera:



Considerando como sentido positivo de corriente el flujo desde red hacia el inversor/rectificador active, la tensión de este se puede expresar como:

$$\vec{V}_{inv} = -\vec{Z} \cdot \vec{I} + \vec{V}_{red}$$

Descomponiendo en parte real (eje d) e imaginaria (eje q) y suponiendo que toda la tensión de red se proyecta sobre el eje d (ya que se supone que el inversor está sincronizado con la red):

$$V_{d\ inv} + j \cdot V_{q\ inv} = -(rL + j \cdot \omega_{red} \cdot L) \cdot (I_d + j \cdot I_q) + V_{d\ red}$$

Y finalmente separando la parte real de la imaginaria y operando:

$$V_{d\ inv} = -rL \cdot I_d + \omega_{red} \cdot L \cdot I_q + V_{d\ red}$$

$$V_{q\ inv} = -rL \cdot I_q - \omega_{red} \cdot L \cdot I_d$$

## Anexo 6. Scripts Matlab para el cálculo del filtro de tensión de bus DC y determinar la tabla de ángulos para la sincronización a red de la carga AC

```
%% FILTRO EMA TENSIÓN BUS DC

%% Definición de la frecuencia de muestreo y de alpha
f_filtro = 5000;
alpha = 0.03;
%% Se define la FDT discreta y se obtiene su diagrama de bode y respuesta
%% al step
z=tf('z',1/f_filtro);
EMA = alpha/(1-(1-alpha)*z^-1);
options = bodeoptions;
options.FreqUnits = 'Hz';
figure
bode(EMA,{0,pi*f_filtro},options)
title(['\bf\fontsize{10}Diagrama de Bode del filtro EMA de Vbus'])
grid on
figure
step(EMA)
title(['\bf\fontsize{10}Respuesta al escalón del filtro EMA de Vbus'])
grid on

%% SINCRONIZACIÓN DEL AFE CON LA RED ELÉCTRICA

clc
clear all
close all
%% Se definen los parámetros de la red
fred = 50; % Hz
Vred = 15; % Tensión rms fase fase
n_periodos = 5;
muestras_periodo = 100;
%% Definción de las tensiones de red en el tiempo
t = 0:(1/fred)/muestras_periodo:1/fred*n_periodos;
a = Vred*sqrt(2)/sqrt(3)*sin(2*pi*fred*t);
b = Vred*sqrt(2)/sqrt(3)*sin(2*pi*fred*t-2*pi/3);
c = Vred*sqrt(2)/sqrt(3)*sin(2*pi*fred*t+2*pi/3);
figure
plot(t,a);
hold on
plot(t,b);
plot(t,c);
title("Tensiones de red trifásicas")
```



```

xlabel("Voltaje [V]")
ylabel("Tiempo [s]")
legend(["Va" "Vb" "Vc"])
grid on
%% Transformada de Clarke a partir de dos fases
alpha = a;
beta = (a +2*b)*(1/sqrt(3));
figure
plot(t, alpha);
hold on
plot(t, beta);
title("Tensiones de red en Clarke")
xlabel("Voltaje [V]")
ylabel("Tiempo [s]")
legend(["alpha" "beta"])
grid on
%% Se crea el vector ángulo
theta_periodo = 2*pi*fred*t(1:muestras_periodo+1);
theta = [];
for i = 1: n_periodos
    if i == 1
        theta = [theta theta_periodo];
    else
        theta = [theta theta_periodo(2:end)];
    end
end
for j = 1:length(theta)
    theta(j)= theta(j)-pi/2;
end
figure
stairs(t,theta)
hold on
stairs(t,a)
title("Ángulo vs Va")
ylabel("Voltaje [V] y ángulo [rad]")
xlabel("Tiempo [s]")
legend(["ángulo" "Va"])
grid on
%% Transformada de Park
d =cos(theta).*alpha + sin(theta).*beta;
q = cos(theta).*beta - sin(theta).*alpha;
figure
plot(t,d)
hold on
plot(t,q)
title("Tensiones de red en Park")
ylabel("Voltaje [V] ")
xlabel("Tiempos [s]")
legend(["Vd" "Vq"])
grid on
%% Ploteo del sistema trifásico, ángulo de orientación y transformada de Park
figure
plot(t,a);
hold on
plot(t,b);
plot(t,c);
plot(t,d)
plot(t,q)
plot(t,theta)

```

```

title("Sincronización del AFE con la red eléctrica")
ylabel("Voltaje [V], ángulo [rad] ")
xlabel("Tiempo [s]")
legend(["Va" "Vb" "Vc" "Vd" "Vq" "theta"])
grid on

```

## Anexo 7. Macro de Excel para la generación de perfiles a aplicar sobre la carga AC

```

Sub Perfil_Carga_AC()
'Macro para generar el vector de numero de muestras (A), tiempo (B),
corriente rms (C) y
'cos phi (D) capacitivo o inductivo (E)
For i = 2 To Cells(26, "H")

' Se genera el vector de número de muestras y de tiempo
Cells(i + 1, "A") = i
Cells(i + 1, "B") = Cells(i, "B") + Cells(24, "H") * 0.001

' Fase 1
If i <= Cells(27, "H") Then
Cells(i + 1, "C") = Cells(i, "C") 'Se arrastra el primer valor que se
introduce manualmente
Cells(i + 1, "D") = Cells(i, "D") 'Se arrastra el primer valor que se
introduce manualmente
Cells(i + 1, "E") = Cells(i, "E") 'Se arrastrar el primer valor que
se introduce manualmente

' Fase 2
ElseIf i <= Cells(28, "H") Then
Cells(i + 1, "C") = Cells(9, "I") 'Se cambia al valor de corriente
RMS a la fase actual
Cells(i + 1, "D") = Cells(9, "J") 'Se cambia el valor de cos phi a la
fase actual
Cells(i + 1, "E") = Cells(9, "K") 'Se cambia el valor de cos phi a la
fase actual

' Fase 3
ElseIf i <= Cells(29, "H") Then
Cells(i + 1, "C") = Cells(10, "I") 'Se cambia al valor de corriente
RMS a la fase actual
Cells(i + 1, "D") = Cells(10, "J") 'Se cambia el valor de cos phi a
la fase actual
Cells(i + 1, "E") = Cells(10, "K") 'Se cambia el valor de cos phi a
la fase actual

' Fase 4
ElseIf i <= Cells(30, "H") Then
Cells(i + 1, "C") = Cells(11, "I") 'Se cambia al valor de corriente
RMS a la fase actual
Cells(i + 1, "D") = Cells(11, "J") 'Se cambia el valor de cos phi a
la fase actual
Cells(i + 1, "E") = Cells(11, "K") 'Se cambia el valor de cos phi a
la fase actual

' Fase 5
ElseIf i <= Cells(31, "H") Then
Cells(i + 1, "C") = Cells(12, "I") 'Se cambia al valor de corriente
RMS a la fase actual
Cells(i + 1, "D") = Cells(12, "J") 'Se cambia el valor de cos phi a
la fase actual

```

```

        Cells(i + 1, "E") = Cells(12, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 6
    ElseIf i <= Cells(32, "H") Then
        Cells(i + 1, "C") = Cells(13, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(13, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(13, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 7
    ElseIf i <= Cells(33, "H") Then
        Cells(i + 1, "C") = Cells(14, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(14, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(14, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 8
    ElseIf i <= Cells(34, "H") Then
        Cells(i + 1, "C") = Cells(15, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(15, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(15, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 9
    ElseIf i <= Cells(35, "H") Then
        Cells(i + 1, "C") = Cells(16, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(16, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(16, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 10
    ElseIf i <= Cells(36, "H") Then
        Cells(i + 1, "C") = Cells(17, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(17, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(17, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 11
    ElseIf i <= Cells(37, "H") Then
        Cells(i + 1, "C") = Cells(18, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(18, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(18, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 12
    ElseIf i <= Cells(38, "H") Then
        Cells(i + 1, "C") = Cells(19, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(19, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(19, "K") 'Se cambia el valor de cos phi a
la fase actual
' Fase 13

```

```

    ElseIf i <= Cells(39, "H") Then
        Cells(i + 1, "C") = Cells(20, "I") 'Se cambia al valor de corriente
RMS a la fase actual
        Cells(i + 1, "D") = Cells(20, "J") 'Se cambia el valor de cos phi a
la fase actual
        Cells(i + 1, "E") = Cells(20, "K") 'Se cambia el valor de cos phi a
la fase actual

    End If

'Se fuerza que el último valor de Cap/Ind de cada fase sea el primero de la
siguiente

Next i

End Sub

```

## Anexo 8. Códigos en lenguaje *Matlab* para la simulación de la carga DC

### %DEFINICIÓN DE PARÁMETROS

```

% Parámetros red eléctrica
Vred_rms_linea = 15;
fred=50;
%Parámetros HW AFE
R=33;
L=2.5e-3;
rL=0.2;
C=253.3e-6;
fsw= 20e3;
%Parámetros SW AFE
fcontrol = 5e3;
delay_arranque = 0.02;
comp_angulo = 2*pi/(fcontrol/fred);
Tabla_angulo = -pi/2+comp_angulo:(2*pi)/(fcontrol/fred):3*pi/2;
Imax_rms = 3.85;
alpha_Vdc = 0.03;
Kp=0.8;
Ki=0.06;
sat_max_d = 0;
sat_min_d = -1;
sat_max_q = 0.25;
sat_min_q = -0.25;
fref = 1e3;
tref =0.02;
%Parámetros simulación
tsim = 1.4;
fsim = 1e6;

```

### %FUNCIÓN PARA GENERAR REFERENCIAS DE CORRIENTE EN CUADRATURA

```

function [Id_ref, Iq_ref] = fcn(rms_ref,cos_phi_ref,cap_ind)
Id_ref = rms_ref*sqrt(2)*cos_phi_ref;
if cap_ind == 0 %Si es capacitivo la Iq es positiva
    Iq_ref = sqrt((rms_ref*sqrt(2))^2 - Id_ref^2);
else %Si es inductivo la Iq es negativa
    Iq_ref = -sqrt((rms_ref*sqrt(2))^2 - Id_ref^2);
End

```

#### %FUNCIÓN FILTRO RC DISCRETIZADO

```
function y = fcn(u,y1,ffiltro,te)
T = 1/ffiltro;
tau = te/4;
y = (T/(T+tau))*u + (tau/(T+tau))*y1;
```

#### % FUNCIÓN FILTRO EMA

```
function OUT = EMA(IN,alpha, OUT1)
OUT = alpha*IN + (1-alpha)*OUT1;
```

#### % FUNCIÓN REGULADOR PI MACRO PID GRANDO SIN PARTE DERIVATIVA

```
function [u, ui] = fcn(ref, fbk,max,min,kp,ki,i1)
persistent w1
if isempty(w1)
w1 = 1;
end
up = kp*ref - fbk;
ui = ki*w1*(ref-fbk)+i1;
i1 = ui;
v1 = kp*(up + ui);
u = v1;
if v1 > max
    u = max;
end
if v1 < min
    u = min;
end
if u == v1
    w1 = 1;
else
    w1 = 0;
end
```

#### % FUNCIÓN DESACOPLO EJES DQ

```
function [Dd,Dq] = desacoplo(Id,Ud,Uq,Iq,Vdc,fred,L)
Dd = -Ud + 4*pi*fred*L*Iq/Vdc;
Dq = -Uq - 4*pi*fred*L*Id/Vdc;
```

#### % FUNCIÓN SATURACIÓN EJES D Y Q

```
function [d_sat, q_sat] = Sat(d,q)
if d < -1
    d_sat = -1;
elseif d > 1
    d_sat = 1;
else
    d_sat = d;
end
if q < -(sqrt(1-d_sat^2))
    q_sat = -(sqrt(1-d_sat^2));
elseif q > sqrt(1-d_sat^2)
    q_sat = sqrt(1-d_sat^2);
else
    q_sat = q;
end
```

```
% FUNCIÓN INVERTIR CORRIENTE
```

```
function Iabc_inv = abc_pu_inv(Iabc)
Iabc_inv = -Iabc;
```

```
% FUNCIÓN TRANSFORMADA DE CLARKE A PARTIR DE DOS CORRIENTES
```

```
function [alpha,beta] = Clarke(a,b)
alpha = a;
beta = (a +2*b)*(1/sqrt(3));
```

```
% FUNCIÓN TRANSFORMADA DE PARK
```

```
function [d, q] = Park(alpha, beta, angle)
d = alpha*cos(angle) + beta*sin(angle);
q = beta*cos(angle) - alpha*sin(angle);
```

```
% FUNCIÓN TRANSFORMADA INVERSA DE PARK
```

```
function [alpha, beta] = Park_inv(d, q, angle)
alpha = d*cos(angle) - q*sin(angle);
beta = q*cos(angle) + d*sin(angle);
```

```
% FUNCIÓN TRANSFORMADA INVERSA DE CLARKE
```

```
function [Va, Vb, Vc] = Park_inv(alpha, beta)
Va = alpha;
Vb = -alpha/2 + sqrt(3)/2*beta;
Vc = -alpha/2 - sqrt(3)/2*beta;
```