Arquitectures de múltiples nuclis com a multiprocessadors (CMP) i solucions multiprocessador per a sistemes dins del xip (MPSoCs) actuals es basen en l'eficàcia de les xarxes dins del xip (NoC) per a la comunicació entre els diversos nuclis. Un disseny eficient de xarxa dins del xip ha de ser escalable i al mateix temps obtindre valors ajustats de àrea, latència i consum d'energía. Per a dissenys de xarxa dins del xip de propòsit general es sol usar topologies de malla 2D ja que s'ajusten a la distribució del xip.

No obstant això, l'aparició de nous reptes ha de ser abordada pels dissenyadors. Una major probabilitat de defectes de fabricació, la necessitat d'un ús optimitzat dels recursos per a augmentar el paral·lelisme a nivell d'aplicació o la necessitat de tècniques eficaces d'estalvi d'energia, pot ocasionar patrons d'irregularitat en les topologies. A més, el suport per a comunicació col·lectiva és una característica buscada per a abordar amb eficàcia les necessitats de comunicació dels protocols de coherència de cau. En estes condicions, un acarrerament eficient dels missatges es convertix en un repte a superar.

L'objectiu d'esta tesi és establir les bases d'una nova arquitectura per a acarrerament distribuït basat en lògica que és capaç d'adaptar-se a qualsevol topologia irregular derivada d'una estructura de malla 2D, proporcionant així una cobertura total per a qualsevol cas resultat de suportar els reptes mencionats anteriorment. Per a aconseguir-ho, en primer lloc, es partix des d'una base, per a després analitzar una evolució de diversos mecanismes, i finalment arribar a una implementació, que comprén uns quants mòduls per a aconseguir l'objectiu mencionat anteriorment. De fet, esta última implementació té per nom eLBDR (effective Logic-Based Distributed Routing). Este treball cobrix des del primer mecanisme, LBDR, fins a la resta de mecanismes que han sorgit progressivament, descrivint-los en detall, junt amb les pertinents avaluacions i resultats per a mostrar les anàlisis de costos i aplicabilitat. 

En el cas de l'arquitectura completa, eLBDR, s'obtenen uns requisits d'àrea, latència i consum d'energia que són comparables a solucions d'acarrerament tan eficients com Dimension-Order-Routing (DOR), quedant reflectit en implementacions reals de routers dissenyades amb conceptes que continuen estant infrautilitzats en del domini de xarxes dins del xip, com a acarrerament virtual cut-through. Proves fetes sobre instàncies de xarxes dins del xip modelades a partir d'una anàlisi de variabilitat en enllaços mostren un èxit en el 100% de cobertura d'estos mecanismes en totes les configuracions. Per tant, és raonable suposar que eLBDR està preparat per a enfrontar-se als nous desafiaments presents en el camp de la investigació de xarxes dins del xip. eLBDR és un mecanisme eficaç capaç de suportar tolerància a fallades en solucions multiprocessador (CMP i MPSoC) que tenen components defectuosos a nivell de xarxa, preparat per a implementar tècniques agressives d'apagat selectiu de regions irregulars dins de la xarxa ja que la topologia encara és completament suportada a nivell d'acarrerament, amb projecció per a suportar virtualització del xip (desde mapeig d'aplicacions a camins disjuntos) amb definició de regions disjuntes dins de la xarxa, i, finalment, promou les primitives de comunicació col·lectiva per a recolzar protocols efectius de coherència de cau. eLBDR (i alternatives anteriors) permet la comunicació broadcast dins d'una regió, la qual cosa es pot traduir en un suport de comunicació multicast a nivell de xip. 

En resum, l'objectiu d'esta idea conceptual és oferir una alternativa a la utilització de taules d'acarrerament (ja siga en els routers o en els propis nodes). Encara que l'ús de taules d'acarrerament en routers és extremadament flexible, no escala en termes de latència, àrea i el consum d'energia. Com es descriu en els capítols següents, tots els mecanismes només requerixen un xicotet conjunt de bits per a la seua configuració, de manera que aconseguim més compactació que usant les taules d'acarrerament implementades en memòries. A més, des del primer mecanisme fins a l'últim, es complix que els requisits de qualsevol d'ells, no creixen amb la grandària del sistema, proporcionant una bona escalabilidat.