Valero Bresó, Alejandro; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio; López Rodríguez, Pedro Juan; Duato Marín, José Francisco(Institute of Electrical and Electronics Engineers (IEEE), 2012-09)
SRAM and DRAM have been the predominant technologies used to implement memory cells in computer systems, each one having its advantages and shortcomings. SRAM cells are faster and require no refresh since reads are not ...
Feliu-Pérez, Josué; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente(Elsevier, 2018)
[EN] Computer architecture courses typically include lab sessions to reinforce, from a practical perspective, concepts and architectural mechanisms studied in lectures. Lab sessions are mainly based on simulation frameworks ...
March Cabrelles, José Luis(Editorial Universitat Politècnica de València, 2015-03-30)
The continuous shrink of transistor sizes has allowed more complex and powerful devices
to be implemented in the same area, which provides new capabilities and functionalities.
However, this complexity increase comes ...
Pons-Escat, Lucía; Feliu-Pérez, Josué; Puche-Lara, José; Huang, Chaoyi; Petit Martí, Salvador Vicente; Pons Terol, Julio; Gómez Requena, María Engracia; Sahuquillo Borrás, Julio(Elsevier, 2022-06)
[EN] Multithreaded latency-critical applications represent an important subset of workloads running on public cloud systems. Most of these systems deploy powerful computing servers including Intel Hyper-Threading processors. ...
Petit Martí, Salvador Vicente(Universitat Politècnica de València, 2008-07-31)
En la presente tesis se realiza una evaluación exhaustiva de ls Sistemas de Memoria Distribuida conocidos como Sistemas de Memoria Virtual Compartida. Este tipo de sistemas posee características que los hacen especialmente ...
Candel Margaix, Francisco(Universitat Politècnica de València, 2019-09-02)
[ES] En los últimos años, la creciente necesidad de la capacidad de cómputo ha supuesto un reto que ha llevado a la industria a buscar arquitecturas alternativas a los procesadores superescalares con ejecución fuera de ...
Candel-Margaix, Francisco; Valero Bresó, Alejandro; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio(Institute of Electrical and Electronics Engineers, 2019-10-01)
[EN] To support the massive amount of memory accesses that GPGPU applications generate, GPU memory hierarchies are becoming more and more complex, and the Last Level Cache (LLC) size considerably increases each GPU generation. ...
Petit Martí, Salvador Vicente; Ubal Tena, Rafael; Sahuquillo Borrás, Julio; López Rodríguez, Pedro Juan(Institute of Electrical and Electronics Engineers (IEEE), 2014-07)
Modern superscalar processors implement register
renaming using either random access memory (RAM) or
content-addressable memories (CAM) tables. The design of these
structures should address both access time and ...
Valero Bresó, Alejandro; Miralaei, Negar; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio; Jones, Timothy M.(Institute of Electrical and Electronics Engineers (IEEE), 2016-07)
[EN] Over the lifetime of a microprocessor, the Hot Carrier Injection (HCI) phenomenon degrades the threshold voltage, which causes slower transistor switching and eventually results in timing violations and faulty operation. ...
Furió Novejarque, Clara(Universitat Politècnica de València, 2018-01-08)
[EN]
Real-time systems support a high variety of applications with hard real-time (HRT) constraints or soft (i.e. non-strict) real-time (SRT) constraints. Systems observing HRT constraints must guarantee execution time ...
Puche Lara, José(Universitat Politècnica de València, 2015-09-29)
[ES] Recientemente, las redes ópticas han aparecido como una alternativa a las redes eléctricas dentro del chip, por su bajo consumo, alto ancho de banda, y latencia independiente de la distancia. Sin embargo, el coste ...
Wu, Dezhen(Universitat Politècnica de València, 2021-03-30)
[ES] La computación en la nube (cloud computing) ofrece servicios de computación bajo demanda a través de una red (habitualmente internet). Es un servicio ampliamente utilizado en la actualidad y, por tanto, existe una ...
Checa Muelas, Alberto(Universitat Politècnica de València, 2018-10-10)
[ES] Las Graphics Processing Units o GPU se encuentran ampliamente implantadas en todo tipo de sistemas de cómputo. Es por ello que existe un gran interés entre la academia y la industria en el diseño y mejora de estos ...
Vivas Vivas, Julio Antonio(Universitat Politècnica de València, 2015-03-26)
[ES] Este proyecto se centra en la evaluación de diferentes jerarquías de cache reales
(basadas en los últimos diseños de Intel) en procesadores multinúcleo. Los estudios se
realizan mediante el simulador Multi2Sim para ...
Gasso Matoses, María Teresa; Martí Campoy, Antonio; Atienza Vanacloig, Vicente Luis; Petit Martí, Salvador Vicente; Rodríguez Ballester, Francisco(Editorial Universitat Politècnica de València, 2018-09-26)
[EN] This work present the results of a peer assessment experiment performed with a learning tool named “returnable” in the subjects “Algebra” and “Computer Fundamentals” from the Computer Engineering degree that is conducted ...
Valero Bresó, Alejandro; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; Duato Marín, José Francisco(ACM, 2013-06)
This work introduces a novel refresh mechanism that leverages
reuse information to decide which blocks should be refreshed in an
energy-aware eDRAM last-level cache. Experimental results show
that, compared to a ...
Puche-Lara, José; Petit Martí, Salvador Vicente; Sahuquillo Borrás, Julio; Gómez Requena, María Engracia(Springer-Verlag, 2019-10)
[EN] The cache hierarchy of current multicore processors typically consists of one or two levels of private caches per core and a large shared last-level cache. This approach incurs area and energy wasting due to oversizing ...
Pons Escat, Lucía(Universitat Politècnica de València, 2019-07-30)
[ES] La memoria caché de último nivel (LLC) desempeña un papel clave en el rendimiento final del sistema en los procesadores multinúcleo actuales al reducir significativamente la cantidad de accesos a memoria principal. ...
Ubal Tena, Rafael; Sahuquillo Borrás, Julio; Petit Martí, Salvador Vicente; López Rodríguez, Pedro Juan; Duato Marín, José Francisco(Institute of Electrical and Electronics Engineers (IEEE), 2013-05)
Multicore chips are currently dominating the microprocessor market as designs that improve performance and sustain power consumption. However, complex core features must be still considered to provide good performance for ...