Browsing by Author "Gadea Gironés, Rafael"

FSM Mealy con Verilog, estilo de tres procesos básico

Gadea Gironés, Rafael (Universitat Politècnica de València, 2015-06-03)

En este video se modliza una FSM Mealy mediante Verilog, aplicando el estilo de tres procesos (always), dos de los cuales son de tipo combinacional y un tercero de tipo secuencial

FSM Medvedev con Verilog

Gadea Gironés, Rafael (Universitat Politècnica de València, 2015-06-03)

En este video se modliza una FSM Medvedev mediante Verilog, aplicando diferentes estilos; pero consiguiendo en todos ellos evitar la realización del circuito combinacional de salida

FSM Moore con Verilog, estilo de dos procesos

Gadea Gironés, Rafael (Universitat Politècnica de València, 2015-06-03)

En este video se modliza una FSM Moore mediante Verilog, aplicando el estilo de dos procesos (always), uno de los cuales es de tipo combinacional y un segundo de tipo secuencial

FSM Moore con Verilog, estilo de tres procesos básico

Gadea Gironés, Rafael (Universitat Politècnica de València, 2015-03-09)

En este vídeo se describe el estilo de implementación en Verilog de una máquina de estados (FSM) mediante el llamado estilo de tres procesos. También se hace una breve mención de la utilidad del "pragma full_case"

FSM Moore registrado estilo 3 procesos

Gadea Gironés, Rafael (2021-06-07)

Descripción de máquinas Moore con salidas registradas mediante un estilo de tres procesos

Función Sigmoide

Gadea Gironés, Rafael (Universitat Politècnica de València, 2008-01-09)

Implementación de función sigmoide bipolar con rango variable y pendiente variable

Gestión del Proyecto

Larrea Torres, Miguel Ángel; Gadea Gironés, Rafael; Colom Palero, Ricardo José (Universitat Politècnica de València, 2008-04-14)

3ª Sesión del Diseño Jerárquico con Quartus II. Curso de Diseño Lógico Programable con Quartus II.

GUÍA DE REALIZACIÓN DE LAS PRÁCTICAS UTILIZANDO LA PLACA DE2 DE ALTERA

Colom Palero, Ricardo José; Gadea Gironés, Rafael; Herrero Bosch, Vicente (Editorial Universitat Politècnica de València, 2014-05-27)

Apuntes de clase; Sistemas Digitales Programables; Guía de realización de las prácticas utilizando la placa DE2 de Altera

HLS diseño y verificación básico

Gadea Gironés, Rafael (2022-02-15)

Diseño y verificación de hardware a partir de c++

HLS: Estructura de código de diseño y verificación

Gadea Gironés, Rafael (2022-02-15)

Generar hardware desde c++ es una tendencia de futuro que cada vez está más avanzada. Presentamos un cómo hacerlo y verificarlo fácilmente con HLS de Intel

HLS: Incorporación componente a un proyecto hardware software

Gadea Gironés, Rafael (2022-02-15)

Los diseños realizados automáticamente por un compilador de alto nivel, deben de incorporarse a sistemas embebidos hardware software y en este video se explica cómo hacerlo

Implementación de aceleradores OpenCL sobre FPGA de funciones básicas necesarias en algoritmos utilizados en "deep learning"

Compadre Ochando, Juan (Universitat Politècnica de València, 2019-01-14)

En los algoritmos utilizados en "deep learning", como es el caso de las "Convolution neural networks", se utilizan varias fucniones matemáticas muy costosas computacionalmente. Se pretende en este TFM acelerar esas funciones ...

Implementación de redes neuronales para Tomografía de Emisión de Positroines mediante FPGA

García Martínez, Jorge (Universitat Politècnica de València, 2020-02-12)

[ES] PETALO (Aparato TOF de Emisión de Positrones basado en Xenón Líquido) explota las características únicas del Xenón líquido como escintilador. Su rápida respuesta en el tiempo y su alto rendimiento de centelleo permiten ...

Implementación de un convertidor de tiempo a digital utilizando una FPGA Cyclone IV

Méndez Madrigal, Adolfo (Universitat Politècnica de València, 2012-05-15)

El presente trabajo resume el proceso de implementación y calibración de un convertidor de tiempo a digital que se utilizara para medir frecuencias desde 200Mzh hasta 400Mhz. La implementación del mismo se realiza utilizando ...

Implementación de un Core I2c estándard y diseño de un banco de pruebas para el testeo en diferentes cores

Lamparero Arroyo, José Vicente (Universitat Politècnica de València, 2014-03-06)

Consulta en la Biblioteca ETSI Industriales (6357)

Implementación de un procesador digital de audio basado en FPGA

Lorente Izquierdo, David (Universitat Politècnica de València, 2013-11-14)

El procesado digital de señal aplicado al audio es un campo bien conocido y viene siendo aplicado con éxito creciente desde hace varias décadas. Sin embargo, los dispositivos utilizados para implementar algoritmos digitales ...

Implementación del algoritmo Differential Evolution en OpenCL

Palavecino Nicotra, Mauricio Raúl (Universitat Politècnica de València, 2016-12-15)

[ES] El TFM consiste en estudiar un nuevo lenguaje de implementación hardware-software que puede trabajar con diferentes tecnologías (CPU-GPU-FPGA). Dicho lenguaje es OpenCL y se va a tratar la realización de un algoritmo ...

Implementación del algoritmo Resilient Backpropagati On sobre ARM-FPGA mediante Opencl

Messelka, Mohamed (Universitat Politècnica de València, 2016-11-04)

[ES] El TFM consiste en estudiar un nuevo lenguaje de implementación hardware-software que puede trabajar con diferentes tecnologías (CPU-GPU-FPGA). Dicho lenguaje es OpenCL y se va a tratar la realización de un algoritmo ...

Implementación e integración sobre Keras tensorflow de capas neuronales desarrolladas con OpenCL-Verilog implementadas sobre FPGA

Ruiz Quintana, Diego (Universitat Politècnica de València, 2020-10-19)

[ES] En el mundo de la Inteligencia artificial y más concretamente en la aplicación (fase producción) de redes entrenadas off-line sobre dispositivos embebidos, cobra cada vez mayor importancia la utilización de dispositivos ...

Implementation of Autoencoders with Systolic Arrays through OpenCL

Gadea Gironés, Rafael; Herrero Bosch, Vicente; Monzó Ferrer, José María; Colom Palero, Ricardo José (MDPI AG, 2021-01)

[EN] In the world of algorithm acceleration and the implementation of deep neural networks' recall phase, OpenCL based solutions have a clear tendency to produce perfectly adapted kernels in graphic processor unit (GPU) ...

Browsing by Author "Gadea Gironés, Rafael"

RiuNet: Institutional repository of the Polithecnic University of Valencia

Search RiuNet

Browse

All of RiuNet

My Account

RiuNet Help

Admin. UPV

Browsing by Author "Gadea Gironés, Rafael"