Buscar en RiuNet

Listar

Todo RiuNet

Mi cuenta

Acceder

Ayuda RiuNet

Admin. UPV

Listar por palabra clave "FPGA"

Mostrando ítems 61-80 de 107

Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V

Fernández Bravo, Álvaro (Universitat Politècnica de València, 2019-10-09)

[ES] Este proyecto se ha llevado a cabo para entender y analizar el funcionamiento de una memoria caché, y cómo esta puede mejorar la velocidad de acceso del procesador a memoria. En concreto, nos hemos centrado en una ...
Diseño, verificación e implementación de un AWG multicanal coherente para FPGA

Guirado Carulla, Daniel (Universitat Politècnica de València, 2022-10-14)

[ES] De la complejidad de los diseños digitales en el ámbito de la guerra electrónica surge la necesidad de realizar test a dichos sistemas usando señales complejas. Para generar estas señales es necesario de equipos ...
Ejemplo de Uso del SignalTap II en Quartus (Version 2.1)

Colom Palero, Ricardo José (Universitat Politècnica de València, 2015-02-11)

Video explicativo en el que se muestra el uso de la herramienta SignalTap del programa Quartus II de Altera, para la verificación "in system" de diseños digitales sobre FPGAs.
Ejemplo del Editor de Memorias de Quartus con LCD en PinP. (Version 3.0)

Colom Palero, Ricardo José (Universitat Politècnica de València, 2015-02-11)

Video explicativo en el que se muestra el uso de la herramienta "In-System Memory Content Editor" del programa Quartus II de Altera, para la verificación "in system" de diseños digitales sobre FPGAs. Con esta herramienta ...
Estructura de una logic cell

Gadea Gironés, Rafael (Universitat Politècnica de València, 2015-03-09)

En este objeto puede verse la estructura de un célula lógica de un dispositivo programable, así como dicha célula es configurada a partir de un código Verilog sencillo de un generador de paridad. Este objeto también demuestra ...
ESTUDIO COMPARATIVO DE ALGORITMOS WAVELET ESTACIONARIA IMPLEMENTEADOS CON FPGA

Sevilla Vicedo, Adrián (Universitat Politècnica de València, 2015-01-12)

En esta obra se introduce el concepto de wavelet y filtro FIR. Posteriormente se implementan dos algoritmos (UWT y DWT) wavelet en FPGA (en lenguaje VHDL). Se realizan varias pruebas con distintos sistemas y distintas ...
ESTUDIO DE IMPLEMENTACIÓN DEL ALGORITMO LZW (Lempel-Ziv-Welch) EN UNA PLATAFORMA ZYNQ 7000 DE XILINX

Gastaldo Ramón, Borja (Universitat Politècnica de València, 2017-05-03)

El trabajo fin de grado propuesto tiene como objetivo explorar las opciones de implementación del algoritmo de compresión sin pérdidas LZW sobre una plataforma programable System-On-Chip de la empresa Xilinx. Dicha plataforma ...
Evolutionary optimization of neural networks with heterogeneous computation: study and implementation

Fe, Jorge Deolindo; Aliaga Varea, Ramón José; Gadea Gironés, Rafael (Springer Netherlands, 2015-08)

In the optimization of artificial neural networks (ANNs) via evolutionary algorithms and the implementation of the necessary training for the objective function, there is often a trade-off between efficiency and flexibility. ...
FPGA implementation of an OFDM-based WLAN receiver

Canet Subiela, Mª José; Valls Coquillat, Javier; Almenar Terré, Vicenç; Marín-Roig Ramón, José (Elsevier, 2012-05)

This paper deals with the design and implementation on FPGA of a receiver for OFDM-based WLAN. The circuit is particularized for IEEE 802.11a/g standards. The system includes frame detection, time and frequency synchronization, ...
From a FPGA Prototyping Platform to a Computing Platform: The MANGO Experience

Flich Cardo, José; Tornero-Gavilá, Rafael; Rodríguez, D.; Russo, D.; Martínez Martínez, José María; Hernández Luz, Carles (IEEE, 2021-02-05)

[EN] In this paper we describe the evolution of the FPGA-based prototype deployed in the MANGO project, from a hardware prototyping platform of HPC architectures to a computing platform targeting HPC and AI applications. ...
Guía para la definición y adaptación de algoritmos para su implementación en FPGAs mediante High Level Synthesis

Juan Quevedo, Víctor (Universitat Politècnica de València, 2022-01-03)

[ES] El uso de la FPGA aumenta actualmente gracias a sus capacidades, y ya se puede encontrar en diversas partes como, en la industria, en el campo de la medicina, centro de datos, etc. Aunque la FPGA tienden a ser ...
Hardware Architecture of a QAM Receiver for Short-Range Optical Communications

Valls Coquillat, Javier; Torres Carot, Vicente; Pérez Pascual, Mª Asunción; Almenar Terre, Vicenç (Institute of Electrical and Electronics Engineers, 2023-01-15)

[EN] Short-reach optical fiber communications systems aim to achieve high throughput, in the order of tens of Gbps. The implementation of these high-speed systems requires parallel processing, which makes low-complexity ...
Implementación de aceleradores OpenCL sobre FPGA de funciones básicas necesarias en algoritmos utilizados en "deep learning"

Compadre Ochando, Juan (Universitat Politècnica de València, 2019-01-14)

En los algoritmos utilizados en "deep learning", como es el caso de las "Convolution neural networks", se utilizan varias fucniones matemáticas muy costosas computacionalmente. Se pretende en este TFM acelerar esas funciones ...
Implementación de controladores dinámicos para un robot paralelo de 4 grados de libertad sobre un controlador empotrado industrial de tiempo real y FPGA

Ferrándiz Alarcón, Jesús (Universitat Politècnica de València, 2020-07-23)

[ES] El presente trabajo consistirá en el desarrollo de las aplicaciones para implementar distintos controladores de tiempo real para el caso de un robot paralelo de 4 grados de libertad. Para ello, dicha implementación ...
Implementación de redes neuronales convolucionales en Field-Programmable Logic Arrays

Ibáñez Álvarez, Ana María (Universitat Politècnica de València, 2021-10-05)

[ES] La red neuronal convolucional (CNN), es un algoritmo de aprendizaje automático que ha sido probado como un algoritmo altamente preciso y eficaz, que se ha utilizado en una gran variedad de aplicaciones tales como ...
Implementación de redes neuronales para Tomografía de Emisión de Positroines mediante FPGA

García Martínez, Jorge (Universitat Politècnica de València, 2020-02-12)

[ES] PETALO (Aparato TOF de Emisión de Positrones basado en Xenón Líquido) explota las características únicas del Xenón líquido como escintilador. Su rápida respuesta en el tiempo y su alto rendimiento de centelleo permiten ...
Implementación de un Core de FFT parametrizable de altas prestacines

Morojosa Pellicer, Manuel (Universitat Politècnica de València, 2015-02-18)

El objetivo principal de este proyecto es implementar el algoritmo de la Fast Fourier Transform (FFT), en dispositivos Field Programable Gate-Array (FPGA) buscando alcanzar óptimas prestaciones de velocidad con mínima ...
Implementación del módulo de gestión de excepciones del procesador RISC-V sobre una FPGA

Sánchez Reinosa, Marcos (Universitat Politècnica de València, 2023-10-05)

[ES] La arquitectura de procesadores RISC-V está en plena expansión. Bajo los principios de especificaciones abiertas y una arquitectura de set de instrucciones sencilla pero potente, RISC-V está penetrando en el mercado, ...
Implementación e integración sobre Keras tensorflow de capas neuronales desarrolladas con OpenCL-Verilog implementadas sobre FPGA

Ruiz Quintana, Diego (Universitat Politècnica de València, 2020-10-19)

[ES] En el mundo de la Inteligencia artificial y más concretamente en la aplicación (fase producción) de redes entrenadas off-line sobre dispositivos embebidos, cobra cada vez mayor importancia la utilización de dispositivos ...
Implementación en FPGA de un codificador de alta velocidad para códigos LDPC quasi cíclicos

Correcher Soriano, José (Universitat Politècnica de València, 2013-06-20)

[ES] Los códigos LDPC son códigos de bloques lineales caracterizados por una matriz de comprobación de paridad dispersa. Su capacidad de corrección consigue aproximarse al límite establecido por Shannon, esto hace que ...