- -

Diseño de un circuito de enganche de fase sobre FPGA

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Diseño de un circuito de enganche de fase sobre FPGA

Show full item record

Palacio Seguí, J. (2009). Diseño de un circuito de enganche de fase sobre FPGA. http://hdl.handle.net/10251/116641

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/116641

Files in this item

Item Metadata

Title: Diseño de un circuito de enganche de fase sobre FPGA
Author:
Director(s): Pérez Pascual, Mª Asunción
UPV Unit: Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia
Read date / Event date:
2009-09-04
Issued date:
Abstract:
En cualquier sistema de comunicaciones que utilice una modulación por portadora, uno de los bloques más importantes del sistema, es el de recuperación o enganche de fase y frecuencia. En el caso de que este bloque no esté ...[+]
Copyrigths: Cerrado
degree: Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics
Type: Proyecto/Trabajo fin de carrera/grado

This item appears in the following Collection(s)

Show full item record