- -

Diseño de un circuito de enganche de fase sobre FPGA

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Diseño de un circuito de enganche de fase sobre FPGA

Mostrar el registro completo del ítem

Palacio Seguí, J. (2009). Diseño de un circuito de enganche de fase sobre FPGA. http://hdl.handle.net/10251/116641

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/116641

Ficheros en el ítem

Metadatos del ítem

Título: Diseño de un circuito de enganche de fase sobre FPGA
Autor:
Director(es): Pérez Pascual, Mª Asunción
Entidad UPV: Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia
Fecha acto/lectura:
2009-09-04
Fecha difusión:
Resumen:
En cualquier sistema de comunicaciones que utilice una modulación por portadora, uno de los bloques más importantes del sistema, es el de recuperación o enganche de fase y frecuencia. En el caso de que este bloque no esté ...[+]
Derechos de uso: Cerrado
Titulación: Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics
Tipo: Proyecto/Trabajo fin de carrera/grado

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem