Mostrar el registro sencillo del ítem
dc.contributor.advisor | Herrero Bosch, Vicente | es_ES |
dc.contributor.advisor | Esteve Bosch, Raul | es_ES |
dc.contributor.author | Rodríguez Ponce, Jorge | es_ES |
dc.date.accessioned | 2019-10-09T07:00:46Z | |
dc.date.available | 2019-10-09T07:00:46Z | |
dc.date.created | 2019-09-19 | es_ES |
dc.date.issued | 2019-10-09 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/127837 | |
dc.description.abstract | [ES] En el desarrollo del proyecto se buscará una correcta realización e implementación de un módulo digital de compresión de datos. Dicho módulo incluirá un algoritmo de compresión considerado óptimo y tendrá como finalidad ser implementado para reducir el flujo de datos generados en la lectura de un experimento llevado a cabo con PMTs y su distribución en tiempo real con un enlace de GbE. Las partes distinguibles dentro del proyecto serán: -Decisión del algoritmo de compresión a implementar. -Esquema de compresión. -Descripción Verilog del diseño en ISE. -Comprobación de la implementación y correcciones -Optimización | es_ES |
dc.description.abstract | [EN] In the development of the project a correct realization and implementation of a digital module of data compression will looked for. This module will include a compression algorithm considered optimal and its purpose will be to be implemented to reduce the flow of data generated in the reading of an experiment carried out with PMTs and its distribution in real time with a GbE link. The distinguishable parts within the project will be: -Decision of the compression algorithm to be implemented. -Compression scheme. -Verilog description of the design in ISE. -Verification of the implementation and corrections. -Optimization | en_EN |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reconocimiento - No comercial - Sin obra derivada (by-nc-nd) | es_ES |
dc.subject | Compresión datos | es_ES |
dc.subject | Verilog | es_ES |
dc.subject | FPGA | es_ES |
dc.subject | Data compression | en_EN |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació | es_ES |
dc.title | Módulo Hardware de Compresión en Tiempo Real | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.description.bibliographicCitation | Rodríguez Ponce, J. (2019). Módulo Hardware de Compresión en Tiempo Real. http://hdl.handle.net/10251/127837 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\109411 | es_ES |