- -

Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA

Mostrar el registro completo del ítem

Correcher Soriano, J. (2006). Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/31542

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/31542

Ficheros en el ítem

Metadatos del ítem

Título: Desarrollo de un entorno para la verificación de sistemas de comunicaciones basados en FPGA
Autor: Correcher Soriano, José
Director(es): Valls Coquillat, Javier
Entidad UPV: Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia
Fecha acto/lectura:
2006-07-12
Fecha difusión:
Resumen:
Este proyecto se ha desarrollado en el Laboratorio de comunicaciones Digitales de la Escuela Politécnica Superior de Gandia, cuya línea principal de trabajo es el desarrollo e implementación en FPGA de algoritmos de procesado ...[+]
Derechos de uso: Cerrado
Editorial:
Universitat Politècnica de València
Titulación: Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics
Tipo: Proyecto/Trabajo fin de carrera/grado

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem