- -

Implementación sobre FPGA de un generador de señales automático

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Implementación sobre FPGA de un generador de señales automático

Mostrar el registro sencillo del ítem

Ficheros en el ítem

[Cerrado]
Nombre: TFC_Fernando_Bert ...
Tamaño: 1.467Mb
Formato: PDF
Solicitar una copia al autor
dc.contributor.advisor Pérez Pascual, Mª Asunción es_ES
dc.contributor.author Bertomeu Sendra, Fernando es_ES
dc.date.accessioned 2013-09-03T06:36:05Z
dc.date.available 2013-09-03T06:36:05Z
dc.date.created 2006-02-16
dc.date.issued 2013-09-03
dc.identifier.uri http://hdl.handle.net/10251/31702
dc.description.abstract Este proyecto se plantea con el fin de diseñar un Generador de Funciones parametrizable, con el cual vamos a poder generar cualquier tipo de señal que deseemos. Para obtener la señal vamos a utilizar el módulo HERON-IO2V© de la empresa Hunt Engineering© el cual dispone de una FPGA (Field Programmable Gate Array) de la serie Virtex-II© modelo XC2V1000fg456-4 y dos conversores DAC. La FPGA se configurará en lenguaje VHDL y será durante la configuración donde se inicializarán los bloques de memoria BRAM con las muestras de la señal. es_ES
dc.format.extent 105 es_ES
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics es_ES
dc.title Implementación sobre FPGA de un generador de señales automático es_ES
dc.type Proyecto/Trabajo fin de carrera/grado es_ES
dc.rights.accessRights Cerrado es_ES
dc.contributor.affiliation Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.contributor.affiliation Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia es_ES
dc.description.bibliographicCitation Bertomeu Sendra, F. (2006). Implementación sobre FPGA de un generador de señales automático. Universitat Politècnica de València. http://hdl.handle.net/10251/31702 es_ES
dc.description.accrualMethod Archivo delegado es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem