- -

Built-in fast gather control network for efficient support of coherence protocols

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Built-in fast gather control network for efficient support of coherence protocols

Mostrar el registro completo del ítem

Lodde, M.; Roca Pérez, A.; Flich Cardo, J. (2013). Built-in fast gather control network for efficient support of coherence protocols. IET Computers and Digital Techniques. 7(2):69-80. doi:10.1049/iet-cdt.2012.0056.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/38668

Ficheros en el ítem

Metadatos del ítem

Título: Built-in fast gather control network for efficient support of coherence protocols
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Universitat Politècnica de València. Grupo de Arquitecturas Paralelas
Fecha difusión:
Resumen:
Future chip multiprocessors will include hundreds of cores organised in a tile-based design pattern. These systems commonly employ a shared memory programming model, thus needing a coherence protocol to keep data consistent ...[+]
Palabras clave: Microprocessor chips , Network-on-chip , Protocols , Shared memory systems
Derechos de uso: Cerrado
Fuente:
IET Computers and Digital Techniques. (issn: 1751-8601 )
DOI: 10.1049/iet-cdt.2012.0056
Editorial:
Institution of Engineering and Technology (IET)
Versión del editor: http://dx.doi.org/10.1049/iet-cdt.2012.0056
Código del Proyecto: info:eu-repo/grantAgreement/EC/FP7/288574
Patrocinador:
European Commission within the Research Programme FP7 [VIRTICAL project 288574]
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem