- -

FSM Moore con Verilog, estilo de dos procesos

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

FSM Moore con Verilog, estilo de dos procesos

Mostrar el registro completo del ítem

Gadea Gironés, R. (2015). FSM Moore con Verilog, estilo de dos procesos. http://hdl.handle.net/10251/51195.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/51195

Visor de vídeos

Metadatos del ítem

Título: FSM Moore con Verilog, estilo de dos procesos
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
En este video se modliza una FSM Moore mediante Verilog, aplicando el estilo de dos procesos (always), uno de los cuales es de tipo combinacional y un segundo de tipo secuencial
Palabras clave: Verilog , FSM
Derechos de uso: Reserva de todos los derechos
Tipo: Objeto de aprendizaje
URL: https://media.upv.es/player/?id=b6be54f2-4bc4-4fcc-82f8-087d1931f1d8
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Repetir la reproducción tantas veces sea necesario para asimilar el contenido
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Fácil
Nivel de interactividad: Muy bajo
Densidad semántica: Muy bajo
Tiempo típico: 15 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

Este ítem aparece en la(s) siguiente(s) colección(ones)

  • Polimedia ETSIT [405]
    Escuela Técnica Superior de Ingenieros de Telecomunicación

Mostrar el registro completo del ítem