- -

Non-binary LDPC decoder based on simplified enhanced generalized bit flipping algorithm

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Non-binary LDPC decoder based on simplified enhanced generalized bit flipping algorithm

Mostrar el registro completo del ítem

García Herrero, FM.; Canet Subiela, MJ.; Valls Coquillat, J. (2014). Non-binary LDPC decoder based on simplified enhanced generalized bit flipping algorithm. IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 22(6):1455-1459. https://doi.org/10.1109/TVLSI.2013.2276067

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/52447

Ficheros en el ítem

[Cerrado]
Nombre: TVLSI_2014_Nonbinary ...
Tamaño: 753.5Kb
Formato: PDF
Descripción: Versión editorial
Solicitar una copia al autor

Metadatos del ítem

Título: Non-binary LDPC decoder based on simplified enhanced generalized bit flipping algorithm
Autor: García Herrero, Francisco Miguel Canet Subiela, Mª José Valls Coquillat, Javier
Entidad UPV: Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Fecha difusión:
Resumen:
A simplified version of the enhanced serial generalized bit-flipping algorithm is proposed in this brief. This new algorithm reduces the quantity of information that is stored with a negligible performance loss of 0.05 dB ...[+]
Palabras clave: Error correction codes , Hardware architecture , Iterative decoding , Nonbinary low-density parity-check codes , Symbol flipping decoding
Derechos de uso: Cerrado
Fuente:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems. (issn: 1063-8210 )
DOI: 10.1109/TVLSI.2013.2276067
Editorial:
Institute of Electrical and Electronics Engineers (IEEE)
Versión del editor: http://dx.doi.org/10.1109/TVLSI.2013.2276067
Código del Proyecto:
info:eu-repo/grantAgreement/MICINN//TEC2011-27916/ES/ALGORITMOS Y ARQUITECTURAS DE FEC PARA FUTUROS SISTEMAS DE COMUNICACIONES/
info:eu-repo/grantAgreement/UPV//PAID-06-2012-SP20120625/
info:eu-repo/grantAgreement/ME//AP2010-5178/ES/AP2010-5178/
Agradecimientos:
Manuscript received December 26, 2012; revised May 21, 2013; accepted July 25, 2013. Date of publication August 21, 2013; date of current version May 20, 2014. This work was supported in part by the Spanish Ministerio de ...[+]
Tipo: Artículo

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem