- -

Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA

Mostrar el registro completo del ítem

Català Pérez, JM. (2008). Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA. Universitat Politècnica de València. http://hdl.handle.net/10251/53164

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/53164

Ficheros en el ítem

Metadatos del ítem

Título: Diseño de un core para implementar filtros FIR con arquitectura paralela en dispositivos FPGA
Autor: Català Pérez, Joan Marc
Director(es): Valls Coquillat, Javier
Entidad UPV: Universitat Politècnica de València. Instituto Universitario de Telecomunicación y Aplicaciones Multimedia - Institut Universitari de Telecomunicacions i Aplicacions Multimèdia
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Universitat Politècnica de València. Escuela Politécnica Superior de Gandia - Escola Politècnica Superior de Gandia
Fecha acto/lectura:
2008-04-04
Fecha difusión:
Resumen:
El objetivo principal del presente proyecto es el diseño e implementación en FPGA de filtros FIR de tasa simple y multitasa (interpoladores y diezmadores) basándose en el uso de los hardcores multiplicadores empotrados ...[+]
Derechos de uso: Cerrado
Editorial:
Universitat Politècnica de València
Titulación: Ingeniero Técnico de Telecomunicación, esp. en Sistemas Electrónicos-Enginyer Tècnic en Telecomunicació, esp. en Sistemes Electrònics
Tipo: Proyecto/Trabajo fin de carrera/grado

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem