|
[EN] This project involves the design and implementation of a processor with outof-order
execution using the Tomasulo algorithm. The processor is configurable,
allowing a variable number of resources and functional units. ...[+]
[EN] This project involves the design and implementation of a processor with outof-order
execution using the Tomasulo algorithm. The processor is configurable,
allowing a variable number of resources and functional units. Different configurations
can be created, each with a different performance/resource ratio. The
processor is being integrated into the PEAK architecture developed by the Grupo
de Arquitecturas Paralelas (GAP) del Departamento de Informática de Sistemas
y Computadores (DISCA) de la Universitat Politècnica de València (UPV). PEAK
is a multi-core arquitecture for multi-FPGA development environments and prototyping.
The processor includes all the essential components and is fully operational
along with support for a wide array of the MIPS32 architecture instruction set.
All components have been designed and implemented as part of this project.
A multitude of tests and programs have been designed to verify and validate
each component along with the different configurations of the processor. The
synthesis of each of the components and the processor (in its different configurations)
has also been performed with the goal of obtaining the resource usage on a
FPGA system. During the development of this project different commercial tools
have been used such as Xilinx Vivado, simulators (QtSpim) and version control
software (Git).
[-]
[ES] En este trabajo se diseña e implementa un procesador con ejecución fuera de
orden siguiendo como modelo el algoritmo de Tomasulo. El procesador es reconfigurable
y permite tanto la instanciación de un número variable ...[+]
[ES] En este trabajo se diseña e implementa un procesador con ejecución fuera de
orden siguiendo como modelo el algoritmo de Tomasulo. El procesador es reconfigurable
y permite tanto la instanciación de un número variable de unidades
funcionales y recursos como la obtención de diferentes configuraciones, cada una
con una relación prestaciones/recursos distinta. El procesador se está integrando
en la arquitectura PEAK desarrollada en el Grupo de Arquitecturas Paralelas
(GAP) del Departamento de Informática de Sistemas y Computadores (DISCA)
de la Universitat Politècnica de València (UPV).
El procesador incluye todos los componentes esenciales para su completa operatividad
así como soporte para un conjunto amplio del juego de instrucciones de
la arquitectura MIPS32. Cabe añadir que todos los componentes se han diseñado
e implementado por completo en el marco del presente trabajo.
El trabajo incluye el diseño de tests de prueba y diferentes programas para
verificar y validar cada componente y las diferentes configuraciones finales del
procesador. Por otro lado, se ha sintetizado cada uno de los componentes con el
fin de obtener los recursos que necesita para su implementación en un sistema
FPGA. A lo largo del desarrollo del trabajo se han utilizado herramientas comerciales
como Vivado de Xilinx, simuladores (QtSpim) y software de control de
versiones (Git).
[-]
[CA] En aquest treball es dissenya i implementa un processador amb execució fora
d’ordre seguint com a model l’algorisme de Tomasulo. El processador és recon-
figurable i permet tant la instanciació d’un nombre variable ...[+]
[CA] En aquest treball es dissenya i implementa un processador amb execució fora
d’ordre seguint com a model l’algorisme de Tomasulo. El processador és recon-
figurable i permet tant la instanciació d’un nombre variable d’unitats funcionals
i recursos com l’obtenció de diferents configuracions, cadascuna amb una relació
prestacions/recursos diferent. El processador s’està integrant en l’arquitectura
PEAK desenvolupada en el Grup d’Arquitectures Paral·leles (GAP) del Departament
d’Informàtica de Sistemes i Computadors (DISCA) de la Universitat Politècnica
de València (UPV).
El processador inclou tots els components essencials per a la seua completa
operativitat així com suport per a un conjunt ampli del joc d’instruccions de
l’arquitectura MIPS32. Cal afegir que tots els components s’han dissenyat i implementat
per complet en el marc del present treball.
El treball inclou el diseny de tests de prova i diferents programes per a verifi-
car i validar cada component i les diferents configuracions finals del processador.
D’altra banda s’ha sintetitzat cadascun dels components amb la finalitat d’obtenir
els recursos que necessita per a la seua implementació en un sistema FPGA.
Al llarg del desenvolupament del treball s’han fet servir diverses ferramentes co-
4
mercials com ara Vivado de Xilinx, simuladors (QtSpim) i programari de control
de versions (Git).
[-]
|
