Implementación de técnicas eficientes de sincronización en arquitectura multinúcleo en sistema Multi-FPGA

Abstract

[ES] En este trabajo se implementarán técnicas de sincronización entre los núcleos de un procesador implementado en un sistema multi-FPGA. Se implementarán barreras y semáforos, validando el correcto funcionamiento del sistema al ejecutar micro benchmarks en el sistema real. Para una implementación eficiente, se hará uso de registros especializados y lógica adecuada que minimice tanto el retardo de ejecución de las primitivas de sincronización como el coste en su implementación. Adicionalmente se adaptarán los núcleos actualmente utilizados en el sistema multinúcleo para el soporte eficiente de un sistema de interrupciones y excepciones así como la implementación de un manejador de excepciones y un planificador de procesos básico.