Colom Palero, Ricardo JoséGadea Gironés, RafaelLarrea Torres, Miguel Ángel2008-04-142008-04-142008-04-14https://riunet.upv.es/handle/10251/13492ª Sesión de "Desde el HDL hasta el Hardware". Curso de Diseño Lógico Programable con Quartus II.EdaElectrónica digital.CpldFpgaQuartus iiHDLs con Esquemáticos en Quartus IIObjeto de aprendizaje