Gadea Gironés, Rafael2022-04-132022-04-132022-04-13https://riunet.upv.es/handle/10251/182010Objetivos: Diseño de circuitos combinacionales Consolidar Blocking versus non-blocking Análisis de comportamiento pre-post síntesisReconocimiento (by)VerilogCircuitos combinacionalesAsignaciones blockingAsignaciones non-blockingSíntesis RTL de circuitos combinacionalesObjeto de aprendizaje3307 - Tecnología electrónicaAbierto