Gadea Gironés, Rafael2020-05-202020-05-202020-05-20https://riunet.upv.es/handle/10251/143810La metodología UVM es el top del mundo de la verificación de diseños digitales y conviene saber manejar entornos que generan gran parte de la estructura de verificación de manera automáticaReconocimiento (by)Verilicación UVMTECNOLOGIA ELECTRONICAUVM: radicador 1Objeto de aprendizaje3307 - Tecnología electrónicaAbierto