Colom Palero, Ricardo JoséLarrea Torres, Miguel ÁngelGadea Gironés, Rafael2008-04-142008-04-142008-04-14https://riunet.upv.es/handle/10251/13473ª Sesión de "Desde el HDL hasta el Hardware". Curso de Diseño Lógico Programable con Quartus II.EdaElectrónica digitalCpldFpgaQuartus iiObjeto de aprendizaje