

RESUMEN.....	I
ABSTRACT.....	III
RESUM.....	V
ÍNDICE.....	VII
ÍNDICE DE FIGURAS.....	XI
ÍNDICE DE TABLAS.....	XV

## Capítulo 1 – INTRODUCCIÓN

---

1. MOTIVACIÓN.....	1
1.2. PLANTEAMIENTO DEL PROBLEMA.....	3
1.3. OBJETIVOS DEL ESTUDIO.....	4
1.4. IMPACTO O RELEVANCIA.....	4
1.5. ANTECEDENTES.....	6
1.5.1. MÉTODO CLÁSICO.....	7
1.5.2. MÉTODO MODERNO.....	7
1.6. ENTORNO DE LA TESIS.....	8

## Capítulo 2 – ESTADO DEL ARTE

---

2.1 HARDWARE PARA ADQUISICIÓN DE IMÁGENES.....	13
2.1.1 ADQUISICIÓN DE IMÁGENES.....	13
2.1.2 CAMERA LINK.....	16
2.1.3 CHANNEL LINK.....	17
2.2 VISIÓN POR COMPUTADOR.....	17
2.2.1 DEFINICIONES.....	17
2.2.2 PROCESAMIENTO DE IMÁGENES.....	18
2.3 FORMATO BAYER PARA IMÁGENES.....	20
2.4 CONCEPTOS BÁSICOS PARA EL PROCESAMIENTO DE IMÁGENES Y FILTRADO ESPACIAL.....	22
2.4.1 CONCEPTOS BÁSICOS PARA EL PROCESAMIENTO DE IMÁGENES.....	22
2.4.1.1 DOMINO ESPACIAL Y DE LA FRECUENCIA.....	22
2.4.1.2 PROCESAMIENTO PUNTUAL.....	23
2.4.1.2.1 <i>Negativos</i> .....	23
2.4.1.2.2 <i>Aumento de contraste [González 92]</i> .....	23
2.4.1.2.3 <i>Planos de bits</i> .....	24
2.4.1.2.4 <i>Procesamiento de histogramas</i> .....	25
2.4.1.2.5 <i>Substracción de imágenes</i> .....	26
2.4.1.2.6 <i>Promediado de imágenes</i> .....	26
2.4.2 FILTRADO ESPACIAL.....	27
2.4.2.1 PASA BAJOS.....	28
2.4.2.2 DE MEDIANA.....	28
2.4.2.3 <i>Pasa alto</i> .....	29
2.5 SEGMENTACIÓN.....	30
2.5.1 MÉTODO BASADO EN PÍXELES [BRAVO 96].....	30
2.5.2 MÉTODO BASADO EN CONTORNOS [BRAVO 96].....	31
2.5.3 MÉTODOS BASADOS EN REGIONES [BRAVO 96].....	31
2.6 MÉTODO PARA LA DETECCIÓN DE CONTORNOS [GONZÁLEZ 92].....	32
2.6.1 OPERADOR SUSAN.....	33
2.6.1.1 PRINCIPIO SUSAN.....	33
2.6.1.2 DETECTOR DE CONTORNOS.....	35
2.7 MÉTODO COMÚN EN LA OBTENCIÓN DE TRAYECTORIAS DE ESCAPE.....	35

## Capítulo 3 – ANÁLISIS Y DISEÑO DEL SISTEMA

---

<b>3. INTRODUCCIÓN.</b>	<b>39</b>
<b>3.1 CONEXIÓN CAMERA LINK AL FPGA.</b>	<b>40</b>
3.1.1. TARJETA SI 1280 – FGPA.	40
3.1.2 TARJETA DSP-FPGA	45
3.1.3 DISEÑO HARDWARE PARA LA RECUPERACIÓN Y ALMACENAMIENTO DE LOS DATOS PROVENIENTES DE LA CÁMARA.	47
3.1.3.1. ENLACE FÍSICO.	51
3.1.3.2. MÓDULO DE RELOJ Y SEÑALES DE CONTROL.	52
3.1.3.3. RECEPTORES.	55
3.1.3.3.1. Implementación Xilinx de la etapa de los Receptores.	58
3.1.3.3.2. Implementación en Altera de la etapa de los Receptores.	63
3.1.3.4. MÓDULO DE ACOMODO DE DATOS.	66
3.1.3.5. MÓDULO SERIAL.	68
<b>3.2 ALGORITMOS.</b>	<b>69</b>
3.2.1 CONVERSIÓN FORMATO BAYER A RGB ENTRE IMÁGENES	69
3.2.2 ALGORITMO DE RESTA Y UMBRALIZACIÓN DE IMÁGENES.	75
3.2.2.1 IMPLEMENTACIÓN CON UN PROCESADOR EMBEBIDO EN EL FPGA.	76
3.2.2.2 IMPLEMENTACIÓN EN UN FPGA.	83
3.2.2.3 IMPLEMENTACIÓN EN UN DSP.	88
3.2.3 ALGORITMO DEL FILTRO PASA BAJA.	89
3.2.3.1 IMPLEMENTACIÓN CON MICROBLAZE.	89
3.2.3.2 IMPLEMENTACIÓN CON DSP.	91
3.2.4 DE SEGMENTACIÓN EN REGIONES	91
3.2.4.1 CALCULO DE CENTROS DE MASAS Y ÁREAS DE LOS ANIMALES.	91
3.2.4.2 CÁLCULO DE LOS VECTORES DE POSICIÓN DE LOS ANIMALES.	93
3.2.4.2.1 <i>Obtención del norte del camarón.</i>	94
3.2.4.2.2 <i>Obtención del vector de posición de la jaiba con el algoritmo de SUSAN.</i>	97
3.2.4.2.3 <i>Obtención del vector de posición de la jaiba con el algoritmo propio.</i>	101

## Capítulo 4 – TEST Y RESULTADOS ALCANZADOS

---

<b>4. INTRODUCCIÓN.</b>	<b>103</b>
<b>4.1 COMPARATIVA DE LA IMPLEMENTACIÓN DEL HARDWARE PARA LA RECUPERACIÓN DE LOS DATOS.</b>	<b>103</b>
4.1.1. RESULTADOS OBTENIDOS DE LA COMPARATIVA.	103
<b>4.2 DETERMINACIÓN DEL USO DEL CÓDIGO RGB PARA LAS IMÁGENES</b>	<b>105</b>
<b>4.3 COMPARATIVA ENTRE LAS DIFERENTES ALTERNATIVAS DE IMPLEMENTACIÓN DE LOS ALGORITMOS DE RESTA Y UMBRALIZACIÓN.</b>	<b>107</b>
4.3.1. IMPLEMENTACIÓN CON EL MICROPROCESADOR MICROBLAZE.	108
4.3.1.1. MEDICIONES DE TIEMPO DE PROCESAMIENTO.	108
4.3.1.2. RECURSOS UTILIZADOS EN LA IMPLEMENTACIÓN.	109
4.3.1.3. CAPACIDAD DE DESARROLLO FUTURO EN EL EDK ( EMBEDDED DEVELOPMENT KIT).	109
4.3.2. IMPLEMENTACIÓN CON EL PROCESADOR DISEÑADO EN EL ISE FOUNDATION (MÁQUINA DE ESTADOS).	110
4.3.2.1. MEDICIONES DE TIEMPO DE PROCESAMIENTO.	110
4.3.2.2. RECURSOS UTILIZADOS EN LA IMPLEMENTACIÓN.	111
4.3.2.3. CAPACIDAD DE DESARROLLO FUTURO EN LA MÁQUINA DE ESTADOS.	111
4.3.3. IMPLEMENTACIÓN CON EL PROCESADOR DE SEÑALES DIGITALES.	112
4.3.3.1. MEDICIONES DE TIEMPO DE PROCESAMIENTO.	112
4.3.3.2. CAPACIDAD DE DESARROLLO FUTURO DEL DSP.	112
4.3.4. COMPARACIÓN ENTRE LAS IMPLEMENTACIONES DE SEGMENTACIÓN.	112

4.3.4.1. TASA DE FRAMES POR SEGUNDO PARA LAS IMPLEMENTACIONES QUE EJECUTAN LOS PROCESOS DE RESTA Y UMBRALIZACIÓN.....	112
4.3.4.2. SÍNTESIS DE LA EVALUACIÓN DEL DESEMPEÑO.....	113
<b>4.4 COMPARATIVA DE IMPLEMENTACIÓN DE UN FILTRO PASA BAJO.....</b>	<b>114</b>
4.4.1. IMPLEMENTACIÓN CON EL MICROBLAZE.....	114
4.4.1.1. MEDICIONES DE TIEMPO DE PROCESAMIENTO.....	114
4.4.2. IMPLEMENTACIÓN CON EL PROCESADOR DIGITAL DE SEÑALES.....	115
4.4.2.1. MEDICIONES DE TIEMPO DE PROCESAMIENTO.....	115
4.4.3. COMPARACIÓN ENTRE LAS IMPLEMENTACIONES DE LA DIFUMINACIÓN ENTRE EL MICROBLAZE Y EL DSP.....	115
4.4.3.1. TASA DE FRAMES POR SEGUNDO PARA LAS IMPLEMENTACIONES QUE EJECUTAN EL PROCESO DE DIFUMINACIÓN.....	115
<b>4.5 COMPARATIVA DE IMPLEMENTACIÓN PARA LA OBTENCIÓN DE LOS PUNTOS MÁS LEJANOS DEL CAMARÓN Y LA JAIBA.....</b>	<b>116</b>
<b>4.6 PUBLICACIONES.....</b>	<b>122</b>
4.6.1. CAPÍTULO DE LIBRO.....	122
4.6.2. REVISTAS.....	122
4.6.3. PUBLICACIONES EN CONGRESO INTERNACIONAL.....	122
4.6.4. PUBLICACIONES EN CONGRESOS NACIONALES.....	123

## Capítulo 5 - CONCLUSIONES Y TRABAJOS FUTUROS

---

<b>5.1 CONCLUSIONES.....</b>	<b>125</b>
5.1.1 ADQUISICIÓN DE LAS IMÁGENES.....	125
5.1.2 PROCESAMIENTO EN DIFERENTES TECNOLOGÍAS: MICROBLAZER, MÁQUINA DE ESTADOS Y DSP.....	126
5.1.3 COMPARATIVA ENTRE EL ALGORITMO DE SUSAN Y EL DISEÑADO EN ESTE TRABAJO, PARA ENCONTRAR LOS PUNTOS MÁS LEJANOS EN LA JAIBA.....	127
<b>5.2 TRABAJOS FUTUROS.....</b>	<b>128</b>

## Bibliografía

---

<b>BIBLIOGRAFÍA.....</b>	<b>129</b>
--------------------------	------------

## Anexos

---

<b>A.1 DESCRIPCIÓN TÉCNICA DEL LVDS.....</b>	<b>133</b>
<b>B.1. INTRODUCCIÓN A LOS FPGAS.....</b>	<b>136</b>
B.1.1. ESTRUCTURA INTERNA DE UNA VIRTEX 4 FABRICADA POR XILINX.....	139
B.1.1.1. MICROBLAZE, PROCESADOR DE NÚCLEO SUAVE.....	139
B.1.2. ESTRUCTURA INTERNA DE UNA STRATIX II FABRICADA POR ALTERA.....	141
<b>C.1. INTRODUCCIÓN A LOS DSP'S.....</b>	<b>142</b>
<b>D.1 CONSIDERACIONES DE LOS CIRCUITOS IMPRESOS PARA EL MANEJO DE LAS SEÑALES LVDS....</b>	<b>144</b>
D.1.1. INTEGRIDAD DE SEÑAL.....	149
D.1.2. AISLAMIENTO DE ACUERDO CON [GRANT, 2002].....	150
D.1.3. IMPEDANCIA, REFLEXIÓN Y TERMINACIÓN DE ACUERDO CON [GRANT, 2002].....	150
D.1.4. PLANOS Y SU DIVISIÓN DE ACUERDO CON [GRANT, 2002].....	152
D.1.5. CROSSTALK O INTERFERENCIA DE ACUERDO CON [GRANT, 2002].....	153
D.1.6. MÉTODOS DE VERIFICACIÓN UTILIZANDO EL DIAGRAMA DE OJO DE ACUERDO CON [DINAMARCA, 2002].....	154



## Índice de Figuras

FIGURA 1.1. Vista de Etho visión en operación. ....	8
FIGURA 1.2. Diagrama a bloque del sistema .....	10
FIGURA 2.1. Cámara SI-1280F.. ....	13
FIGURA 2.2. A la izquierda sensor CCD a color y a la derecha sensor CCD monocromático .....	13
FIGURA 2.3. Arreglo de 1280 filas x 1024 columnas .....	14
FIGURA 2.4. Modulo GigE-CameraLink, interface Ethernet 10/100/1000 .....	14
FIGURA 2.5. Sensor CCD. ....	15
FIGURA 2.6. MODELO RGB (ESPACIO DE COLOR).....	16
FIGURA 2.7. Representación de la operación de la Tecnología Channel Link .....	17
FIGURA 2.8. Convención de ejes utilizados para la representación de imágenes digitales.....	19
FIGURA 2.9. Resolución espacial en píxeles manteniendo los niveles de intensidad .....	19
FIGURA 2.10. Formato Bayer.....	20
FIGURA 2.11. Ubicación de los sensores y su respectiva imagen .....	20
FIGURA 2.12. Cuatro posibles casos para la interpolación de las componentes R y B .....	21
FIGURA 2.13. Dos posibles casos para la interpolación de la componente G. ....	21
FIGURA 2.14. Perfil de la función de aumento de contraste [González, 1992].. ....	24
FIGURA 2.15. a) Imagen original. b) Resultado del aumento del contraste. c) Resultado de la umbralización .....	24
FIGURA 2.16. Planos de bits para la figura 2.15 b) .....	24
FIGURA 2.17. Histogramas correspondientes a 4 tipos básicos de imagen .....	26
FIGURA 2.18. Reducción de ruido por promediado, a) imagen con ruido, b) a d) resultado de promediar 8,32 y 128 imágenes .....	27
FIGURA 2.19. Máscara de 3x3 con pesos arbitrarios. ....	27
FIGURA 2.20. Filtro pasa bajos con simetría circular. a) Sección transversal en el dominio de la frecuencia. b) Sección transversal en el dominio espacial .....	28
FIGURA 2.21. Máscara de pasa bajos de 3x3.....	28
FIGURA 2.22. Filtro de mediana. a) Imagen original. b) Imagen corrompida por ruido en forma de impulsos. c) Resultado de promediar en un entorno de 5x5. d) Resultado de un filtro de mediana de 5x5 .....	29
FIGURA 2.23. Filtro pasa Altos con simetría circular. a) Sección transversal en el dominio de la frecuencia. b) Sección transversal en el domino espacial .....	29
FIGURA 2.24. Máscara Pasa Altos de 3x3 .....	29
FIGURA 2.25. Detección de contornos empleando operadores de derivación .....	33
FIGURA 2.26. Máscaras circulares localizadas en las diferentes regiones de una imagen. El número representa el área USAN para una máscara circular de 21 píxeles.....	34
FIGURA 2.27. Máscaras circulares de 37 y de 9 píxeles.....	34
FIGURA 2.28. a) Toma lateral del camarón. b) Indicación de los ángulos en el momento del tail-flip. c) Vista desde arriba.....	36
FIGURA 2.29. Toma lateral y de arriba para el camarón en el momento del Tail-Flip .....	37
FIGURA 2.30. Posibles rutas de escape cuando el camarón es atacado por un depredador. A) A 63 grados. B) A cero grados. C) A 45 grados. D) A 90 grados. E) A 135 grados. F) A 180 grados Máscara de pasa bajos de 3x3 .....	38
FIGURA 3.1. Diagrama a bloques de las conexiones.....	39
FIGURA 3.2. Diagrama a bloques del software.....	40
FIGURA 3.3. Capa de tierra para el circuito impreso (Bottom) Cámara-FPGA .....	41
FIGURA 3.4. Capa de señales para el circuito impreso (TOP) Cámara-FPGA .....	41
FIGURA 3.5. Diagrama de ojo para la señal X0.....	42
FIGURA 3.6. Diagrama de ojo para la señal X1.....	43
FIGURA 3.7. Diagrama de ojo para la señal X2.....	43
FIGURA 3.8. Diagrama de ojo para la señal XCLK .....	44
FIGURA 3.9. Diagrama de ojo para la señal X3.....	44
FIGURA 3.10. Vista de la parte superior del circuito impreso (Top) DSP-FPGA.....	45
FIGURA 3.11. Vista de la parte de abajo del circuito impreso (bottom) DSP-FPGA.....	46
FIGURA 3.12. Imagen del osciloscopio para la señal MEMDATA 2 sin terminación .....	46

FIGURA 3.13. <i>Imagen del osciloscopio para la señal MEMDATA2 con una terminación en serie de 33.3Ω</i> .....	47
FIGURA 3.14. <i>Diagrama a bloques de la cámara SI-1280</i> .....	48
FIGURA 3.15. <i>Construcción de un sensor de imagen Bayer</i> .....	48
FIGURA 3.16. <i>Diagrama a bloques del convertidor ADS807</i> .....	48
FIGURA 3.17. <i>Diagrama del DS90CR285</i> .....	49
FIGURA 3.18. <i>Trama de datos del DS90CR285</i> .....	49
FIGURA 3.19. <i>Diagrama a bloques del Sistema implementado en un FPGA</i> .....	51
FIGURA 3.20. <i>Señales de entrada y salida LVDS del FPGA.</i> .....	52
FIGURA 3.21. <i>Interfaz grafica para la asignación de pines de la herramienta Quartus II</i> .....	52
FIGURA 3.22. <i>Módulo sintetizador</i> .....	53
FIGURA 3.23. <i>RTL de la máquina de estados</i> .....	53
FIGURA 3.24. <i>Módulo de creación de señales de control</i> .....	54
FIGURA 3.25. <i>Diagrama de estados de las señales del módulo de creación de señales de control</i> ...	54
FIGURA 3.26. <i>Puertos de un PLL enhanced</i> .....	54
FIGURA 3.27. <i>Módulo de reloj y creación de señales de control</i> .....	55
FIGURA 3.28. <i>Módulo de recepción de datos</i> .....	56
FIGURA 3.29. <i>Receptor implementado en un FPGA Altera</i> .....	56
FIGURA 3.30. <i>Etapa de registros seriales de un receptor</i> .....	56
FIGURA 3.31. <i>Etapa de registros seriales implementados en un FPGA Altera</i> .....	57
FIGURA 3.32. <i>Etapa de carga en paralelo del un receptor</i> .....	57
FIGURA 3.33. <i>Etapa de carga en paralelo implementado en un FPGA Altera</i> .....	58
FIGURA 3.34. <i>Tarjeta de evaluación Avnet LX60</i> .....	59
FIGURA 3.35. <i>Ejemplo del Skew en un sistema síncrono</i> .....	59
FIGURA 3.36. <i>Floorpannel para el sistema sin emplazamiento y con herramientas de deskew</i> .....	60
FIGURA 3.37. <i>Floorpannel del sistema con emplazamiento manual y herramientas de deskew</i> .....	62
FIGURA 3.38. <i>Mega wizard plug-in manager ALTPLL</i> .....	63
FIGURA 3.39. <i>Floorpannel del sistema altera sin emplazamiento manual y con herramientas de deskew</i> .....	64
FIGURA 3.40. <i>Assignment Editor de la herramienta Quartus II</i> .....	65
FIGURA 3.41. <i>Floorpannel del sistema implementado en Altera con emplazamiento manual y con herramientas de deskew</i> .....	65
FIGURA 3.42. <i>Módulo de acomodamiento y almacenamiento de datos</i> .....	67
FIGURA 3.43. <i>Interconexión de la memoria con el EMIF de un DSP</i> .....	67
FIGURA 3.44. <i>Diagrama a bloques de la interconexión serial del sistema</i> .....	68
FIGURA 3.45. <i>Top del módulo de configuración serial</i> .....	68
FIGURA 3.46. <i>Módulo serial implementado en un FPGA Altera</i> .....	69
FIGURA 3.47. <i>Fotografía de los animales en estudio en formato Bayer</i> .....	69
FIGURA 3.48. <i>Fotografía recortada que muestra los 3 píxeles de colores</i> .....	70
FIGURA 3.49. <i>Diagrama a bloques de la entrada y salida del convertidor Bayer a RGB</i> .....	70
FIGURA 3.50. <i>Fotografía en formato RGB obtenida del convertidor Bayer a RGB</i> .....	74
FIGURA 3.51. <i>En (a) se tiene la imagen de fondo, en (b) la imagen con los objetos que se desean detectar</i> .....	75
FIGURA 3.52. <i>Sistema electrónico completo</i> .....	77
FIGURA 3.53. <i>Ejemplo de los tiempos del controlador VGA</i> .....	80
FIGURA 3.54. <i>Top del controlador VGA</i> .....	80
FIGURA 3.55. <i>Esquemático del controlador VGA.</i> .....	81
FIGURA 3.56. <i>Top de los divisores de frecuencia</i> .....	82
FIGURA 3.57. <i>Diagrama de flujo del proceso de Segmentación</i> .....	82
FIGURA 3.58. <i>Imagen resultante en la resta y umbralización</i> .....	83
FIGURA 3.59. <i>Puertos del sistema de procesamiento diseñado en VHDL</i> .....	83
FIGURA 3.60. <i>Arquitectura del Procesador</i> .....	84
FIGURA 3.61. <i>Módulo para direccionar a las memorias de entrada de datos</i> .....	85
FIGURA 3.62. <i>Diagrama de tiempos del bloque 1</i> .....	85
FIGURA 3.63. <i>Módulo que direcciona a la memoria con la imagen resultante</i> .....	85
FIGURA 3.64. <i>Diagrama de tiempos del módulo que direcciona a la memoria</i> .....	85

FIGURA 3.65. <i>Módulo de resta y umbralización</i> .....	86
FIGURA 3.66. <i>Diagrama de tiempos para el módulo de resta y umbralización</i> .....	86
FIGURA 3.67. <i>Archivos fuente dentro del proyecto</i> .....	87
FIGURA 3.68. <i>Imagen resultante</i> .....	88
FIGURA 3.69. <i>Resultado de la resta entre la imagen de fondo y la que contiene los objetos</i> .....	88
FIGURA 3.70. <i>Resultado de umbralizar la imagen resultante de la resta</i> .....	89
FIGURA 3.71. <i>Diagrama de flujo del proceso de Segmentación</i> .....	90
FIGURA 3.72. <i>Imagen resultantes en la segmentación completa</i> .....	90
FIGURA 3.73. <i>Imagen resultante al aplicarse el filtro pasa bajo</i> .....	91
FIGURA 3.74. <i>Centros de masa o centróides</i> .....	92
FIGURA 3.75. <i>Vecindad 8</i> .....	92
FIGURA 3.76. <i>Centros de masa para la jaiba y los camarones</i> .....	93
FIGURA 3.77. <i>Detección del norte (2) y sur (1) del camarón</i> .....	94
FIGURA 3.78. <i>Indicadores de reconocimiento de los animales</i> .....	95
FIGURA 3.79. <i>Angulo entre dos vectores</i> .....	97
FIGURA 3.80. <i>Ilustración del algoritmo usado para la detección del norte de la jaiba</i> .....	98
FIGURA 3.81. <i>Indicaciones hechas por el software para detección de la línea de vista de la jaiba</i> .....	99
FIGURA 3.82. <i>Imagen segmentada en regiones</i> .....	99
FIGURA 3.83. <i>Imagen resultado del detector de bordes SUSAN</i> .....	100
FIGURA 3.84. <i>Distancia de un punto al centro de masa</i> .....	100
FIGURA 3.85. <i>Centro de masa (Blanco), Puntos Máximos (Verde), Segmento (Rojo), Punto medio (azul)</i> .....	101
FIGURA 3.86. <i>Imagen obtenida en blanco se puede observar el vector de la jaiba</i> .....	101
FIGURA 3.87. <i>Imagen representativa del recorrido del algoritmo para encontrar el primer punto más lejano</i> .....	102
FIGURA 3.88. <i>Imagen que representa el recorrido para encontrar el segundo punto más lejano</i> ...	102
FIGURA 4.1. <i>Gráfica comparativa del desempeño en frecuencia en la implementación de los receptores con los fabricantes de Xilinx y Altera</i> .....	104
FIGURA 4.2. <i>Gráfica comparativa del desempeño en área en la implementación de los receptores con los fabricantes de Xilinx y Altera</i> .....	105
FIGURA 4.3. <i>(a) Imagen de fondo en formato Bayer, (b) imagen con animales en formato Bayer</i> ..	106
FIGURA 4.4. <i>(a) Ampliación de los animales en estudio, (b) resultados de la resta de imágenes</i> ....	106
FIGURA 4.5. <i>(a) figura de fondo en formato RGB, (b) figura donde estaban los animales en formato RGB</i> .....	106
FIGURA 4.6. <i>(a) Imagen recortada y ampliada en formato RGB, (b) resultado de la resta y umbralización</i> .....	107
FIGURA 4.7. <i>(a) Resultado de la resta en formato Bayer, (b) Resultado de la resta en formato RGB 2</i> .....	107
FIGURA 4.8. <i>Tiempo de procesamiento</i> .....	108
FIGURA 4.9. <i>Tiempo de procesamiento del hardware</i> .....	110
FIGURA 4.10. <i>Resultados de la simulación</i> .....	110
FIGURA 4.11. <i>Gráfica de comparación de los FPS para la resta y umbralización</i> .....	113
FIGURA 4.12. <i>Tiempo de procesamiento de los dos procesos descritos</i> .....	114
FIGURA 4.13. <i>Gráfica de comparación de los FPS para la segmentación completa</i> .....	115
FIGURA 4.14. <i>Seguimiento de los vectores de posición para un camarón y una jaiba</i> .....	118
FIGURA 4.15. <i>Seguimiento de los vectores de posición para dos camarones y una jaiba</i> .....	118
FIGURA 4.16. <i>Imagen creada</i> .....	119
FIGURA 4.17. <i>Resultados obtenidos con el algoritmo para la ubicación de los vectores de posición</i> .....	119
FIGURA 4.18. <i>Imágenes con acercamiento de la cámara para el cálculo de la distancia entre la cola y el centro de masa</i> .....	120
FIGURA 4.19. <i>Resultados obtenidos con el acercamiento de la cámara</i> .....	121
FIGURA A.1. <i>Transmisión diferencial</i> .....	133
FIGURA A.2. <i>Terminales características de las diferentes tecnologías</i> .....	134

FIGURA A.3. <i>Recomendaciones de calidad de señales del estándar EIA-644</i> .....	134
FIGURA B.1. <i>Arquitectura interna de un FPGA</i> .....	137
FIGURA B.2. <i>Estructura interna de una Virtex 4</i> .....	139
FIGURA B.3. <i>Diagrama a Bloques de un Sistema Típico Basado en el Microcontrolador MicroBlaze</i> .....	140
FIGURA B.4. <i>Diagrama a Bloques de la Arquitectura del Microcontrolador MicroBlaze</i> .....	141
FIGURA B.5. <i>Estructura interna de una Stratix II</i> .....	142
FIGURA C.1. <i>Diagrama a bloques del TMS320C64x</i> .....	143
FIGURA D.1. <i>Pares diferenciales en Microstrip y Stripline</i> .....	146
FIGURA D.2. <i>Stripline de acoplo de costado (Broadside couple)</i> .....	147
FIGURA D.3. <i>Ejemplos de errores en el circuito impreso para pares diferenciales</i> .....	148
FIGURA D.4. <i>Ejemplo de terminación en pares diferenciales</i> .....	149
FIGURA D.5. <i>Ejemplo de la distribución de los módulos dentro de un circuito impreso.</i> .....	150
FIGURA D.6. <i>Ejemplo de la transmisión de una señal digital.</i> .....	151
FIGURA D.7. <i>Flujo de la corriente de punto a punto</i> .....	152
FIGURA D.8. <i>Ejemplo del flujo de la corriente cuando se tiene un slots dentro de un circuito impreso</i> .....	152
FIGURA D.9. <i>Ejemplos de emisiones de energía en los límites del circuito impreso</i> .....	153
FIGURA D.10. <i>Ejemplos de interferencia entre pistas de un circuito impreso</i> .....	154
FIGURA D.11. <i>Diagrama de ojo típico</i> .....	155
FIGURA D.12. <i>Ejemplo de la formación del diagrama de ojo</i> .....	155
FIGURA D.13. <i>El segundo método consiste en la comparación de la máscara medida directamente en el diagrama de ojo con una máscara preestablecida</i> .....	156
FIGURA D.14. <i>Ejemplo de Máscara para el diagrama de ojo. Las formas de onda del diseño no deben inmiscuirse en las regiones sombreadas de la máscara</i> .....	156

## Índice de Tablas

---

TABLA 3.1. <i>Características de las señales de la tarjeta Cámara-FPGA..</i>	42
TABLA 3.2. <i>Asignación de señales</i>	50
TABLA 3.3. <i>Características principales del FPGA XC4VLX60</i>	59
TABLA 3.4. <i>Recursos utilizados para el sistema sin emplazamiento y con herramientas de deskew</i>	60
TABLA 3.5. <i>Recursos utilizados para el sistema con emplazamiento manual y herramientas de deskew</i>	62
TABLA 3.6. <i>Características principales del FPGA EPE2S60F484C3</i>	63
TABLA 3.7. <i>Recursos utilizados para el sistema altera sin emplazamiento y con herramientas de deskew</i>	64
TABLA 3.8. <i>Recursos utilizados para el sistema altera con emplazamiento y con herramientas de deskew</i>	66
TABLA 3.9. <i>Primer caso de identificación de patrones para el formato Bayer</i>	71
TABLA 3.10. <i>Segundo caso de identificación de patrones para el formato Bayer.</i>	71
TABLA 3.11. <i>Tercer caso de identificación de patrones para el formato Bayer..</i>	72
TABLA 3.12. <i>Cuarto caso de identificación de patrones para el formato Bayer</i>	72
TABLA 3.13. <i>Características del Block RAM de un solo puerto</i>	78
TABLA 3.14. <i>Características del Block RAM de doble puerto</i>	79
TABLA 3.15. <i>Puertos de entrada y salida del procesador</i>	84
TABLA 3.16. <i>Descripción de los Archivos fuente</i>	87
TABLA 4.1. <i>Resumen de resultados en Frecuencia en las diferentes implementaciones de los receptores</i>	104
TABLA 4.2. <i>Resumen de resultados en área en las diferentes implementaciones de los receptores</i>	105
TABLA 4.3. <i>Se presenta los recursos que utiliza el FPGA</i>	109
TABLA 4.4. <i>Recursos que utiliza el FPGA</i>	111
TABLA 4.5. <i>Resultados de ocupaciones en área</i>	113
TABLA 4.6. <i>Evaluaciones de los procesadores</i>	113
TABLA 4.7. <i>Comparación entre los tiempos de ejecución por los dos métodos</i>	116
TABLA 4.8. <i>Puntos máximos obtenidos por los dos algoritmos</i>	117
TABLA 4.9. <i>Coordenadas obtenidas del centro de masa y del punto de medición con el cálculo de su distancia entre ellas</i>	121
TABLA D.1. <i>Propiedades de materiales para PCB</i>	147