Buscar en RiuNet

Listar

Todo RiuNet

Mi cuenta

Acceder

Ayuda RiuNet

Admin. UPV

Listar por autor "Monzó Ferrer, José María"

Mostrando ítems 1-20 de 55

Página siguiente

A Heterogeneous Inference Framework for a Deep Neural Network

Gadea Gironés, Rafael; Rocabado-Rocha, José Luis; Fe, Jorge; Monzó Ferrer, José María (MDPI AG, 2024-01)

[EN] Artificial intelligence (AI) is one of the most promising technologies based on machine learning algorithms. In this paper, we propose a workflow for the implementation of deep neural networks. This workflow attempts ...
Adaptación de una implementación de microprocesador RISCV segmentado para ser usada en sistemas SOC basados en un estándar de bus Avalon.

Martínez Sánchez, Pablo (Universitat Politècnica de València, 2021-10-11)

[ES] El objetivo del presente trabajo es adaptar un core IP de un microprocesador RISC-V segmentado para que pueda ser usado en sistemas SOC basados en buses Avalon. El core IP adaptado implementa una arquitectura ...
Adaptation, migration and improvement of the scripts and testbench used for testing the Maxlinear chip from Wi-Fi 6 (IEEE 802.11ax) to Wi-Fi 7 (IEEE 802.11be) using Cadence's Palladium platform.

Valls Sansaloni, Luis (Universitat Politècnica de València, 2022-10-14)

[ES] En el presente trabajo fin de grado se describe el proceso de adaptación, migración y mejora de los scripts y testbench usados para el testeo del chip de Maxlinear de la sexta generación de Wi-Fi (IEEE 802.11ax) a la ...
AMIC: an expandable integrated analog front-end for light distribution moments analysis

Spaggiari, Michele; Herrero Bosch, Vicente; Lerche, Christoph Werner; Aliaga Varea, Ramón José; Monzó Ferrer, José María; Gadea Gironés, Rafael (IOP Publishing: Hybrid Open Access, 2011-01)

In this article we introduce AMIC (Analog Moments Integrated Circuit), a novel analog Application Specific Integrated Circuit (ASIC) front-end for Positron Emission Tomography (PET) applications. Its working principle is ...
Augmented and Virtual Reality to Enhance the Didactical Experience of Technological Heritage Museums

Bachiller Martin, Maria Carmen; Monzó Ferrer, José María; Rey, Beatriz (MDPI AG, 2023-03)

[EN] The way that the new generations approach cultural contents changed dramatically. The audiovisual language substituted traditional media. Museums face now an important challenge to survive as cultural referents in ...
Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL.

Sánchez Alfaro, Marc (Universitat Politècnica de València, 2022-10-15)

[ES] El presente TFG busca desarrollar un banco de pruebas mediante un entorno o gestor Python denominado VUNIT que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de ...
Consolidación material para arquitectura patrimonial de tierra: aplicación del FCC como posible material consolidante

Barros Magdalena, María (Universitat Politècnica de València, 2019-11-26)

[ES] El objetivo de esta investigación es el estudio y evaluación de la aplicación del catalizador gastado de craqueo catalítico (FCC) como posible material de intervención en edificios patrimoniales de tierra. Cuando ...
Desarrollo de la funcionalidad de gestión para terapeutas en un sistema de realidad virtual para rehabilitación motora

Moraga Gómez, Rafael (Universitat Politècnica de València, 2021-10-11)

[ES] En el presente trabajo, se parte de los resultados de un proyecto anterior, en el cual se desarrolló en Unity un sistema de realidad virtual para rehabilitación motora, centrado en la parte de entrenamiento. El presente ...
Desarrollo de un constructor de bancos de pruebas para la verificación formal de interfaces de comunicaciones de circuitos integrados.

Barrera Comeche, Vicente (Universitat Politècnica de València, 2024-09-26)

[ES] La verificación formal es una verificación muy usada en la verificación de interfaces y componentes sencillos en empresas de microelectrónica, esta verificación a diferencia de las típicas verificaciones funcionales ...
Desarrollo de un Digital Twin para el proceso de fabricación de una celda de cristal líquido con capa de alineamiento.

Villanueva Latorre, Pablo (Universitat Politècnica de València, 2024-10-10)

[ES] El uso de Digital Twins o gemelos digitales se ha ido extendiendo para la docencia en la ingeniería. Los Digital Twins son modelos muy detallados de sistemas complejos en realidad virtual. En un entorno virtualizado, ...
Desarrollo de un entorno virtual para entrenamiento motor de cuerpo entero

Anoffo, Yari Mirko (Universitat Politècnica de València, 2019-08-01)

[ES] El trabajo que se plantea consiste en el desarrollo de un entorno virtual para realización de entrenamiento motor para rehabilitación motora basado en el sistema de realidad virtual Oculus Rift combinado con el sistema ...
Desarrollo de un generador de patrones y analizador lógico basado en FPGA

Compadre Ochando, Juan (Universitat Politècnica de València, 2019-10-09)

[ES] En la evaluación de distintos chips es necesario generar patrones en sus señales de entrada y comprobar que las de salida sean correctas. Estos patrones deben cubrir todas las posibilidades del chip para asegurar su ...
Desarrollo de un módulo IP de procesador RISC-V en System Verilog

Segarra Górriz, Izan (Universitat Politècnica de València, 2019-10-09)

[ES] El objetivo fundamental del presente trabajo es desarrollar un core IP de procesador RISC-V en SystemVerilog que soporte de manera completa el ISA (Instruction Set Architecture) RV32IM, tanto en su versión Single ...
Desarrollo de una aplicación de realidad aumentada para la visita enriquecida al Museo de la Telecomunicación

Martínez Muñoz, Ángel (Universitat Politècnica de València, 2019-05-06)

[ES] A partir de la prueba de concepto realizada en un TFG anterior sobre el uso de la Realidad Aumentada para la visita al Mueso de la Telecomunicación, se pretende desarrollar una aplicación plenamente funcional que ...
Desarrollo de una aplicación para entrenamiento motor basada en sistemas mocap

Fontes Albeza, Alejandro (Universitat Politècnica de València, 2023-10-05)

[ES] Existen múltiples aplicaciones para entrenamiento motor con distintos tipos de ejercicios y distintas posibilidades de trabajo físico. Sin embargo, la mayoría de ellas no incorporan un sistema de registro de movimientos ...
Desarrollo de una plataforma basada en el SOM KV260 para la validación y diseño digital de algoritmos de procesado de imagen en tiempo real para cámaras de profundidad.

Pascual Folch, Jordi (Universitat Politècnica de València, 2024-10-10)

[ES] photonicSENS fabrica cámaras que proporcionan una imagen de colores convencional junto con una imagen de profundidad de la escena con alta precisión y en tiempo real. Hasta ahora, el procesado de la imagen del sensor ...
Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe

Ravelo Mederos, Álvaro (Universitat Politècnica de València, 2020-10-19)

[ES] El objetivo de este Trabajo Fin de Máster es desarrollar una Verification IP (VIP). Una VIP es una IP desarrollada utilizando lenguajes de descripción hardware (HDL) que tiene como finalidad garantizar el correcto ...
Desarrollo de una VIP siguiendo la metodología UVM para la verificación del protocolo OCP

Andújar Muñoz, Sofía (Universitat Politècnica de València, 2023-10-05)

[ES] El objetivo de este trabajo fin de grado es el diseño y verificación de una Verification Intelectual Property (VIP) del protocolo Open Core Protocol (OCP) utilizando la metodología Universal Verification Methodology ...
Design and Validation of an FPGA-Based Configurable Transcranial Doppler Neurofeedback System for Chronic Pain Patients

Rey, Beatriz; Rodriguez Ortega, Alejandro; LLORENS-BUFORT, ENRIQUE; TEMBL, JOSE; MUÑOZ, MIGUEL ANGEL; MONTOYA, PEDRO JOSÉ; Herrero Bosch, Vicente; Monzó Ferrer, José María (MDPI AG, 2018)

[EN] Neurofeedback is a self-regulation technique that can be applied to learn to voluntarily control cerebral activity in specific brain regions. In this work, a Transcranial Doppler-based configurable neurofeedback system ...
Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology.

Seguí Pérez, Mireia (Universitat Politècnica de València, 2023-10-05)

[ES] El presente trabajo de fin de grado ha sido desarrollado en la empresa Maxlinear. El objetivo de este es desarrollar el diseño de una Verificacion IP (VIP) para comprobar el funcionamiento de interfaces que utilicen ...