Ramis Fuambuena, Alberto(Universitat Politècnica de València, 2015-10-29)
[EN] The process of translate virtual adresses to physical addresses made by the processor's MMU requires multiple memory acceses to retrieve the input of each of the levels of the tree in the page table structure. The ...
Galindo Bresó, Francisco Juan(Universitat Politècnica de València, 2015-07-30)
[ES] En plena era digital, cada vez es más importante que la información relevante de la empresa también se mantenga digitalizada y centralizada. Esta aplicación se centra en presentar una solución para aquellas empresas, ...
Pons Escat, Lucía(Universitat Politècnica de València, 2019-07-30)
[ES] La memoria caché de último nivel (LLC) desempeña un papel clave en el rendimiento final del sistema en los procesadores multinúcleo actuales al reducir significativamente la cantidad de accesos a memoria principal. ...
Mansuri, Mohamed el(Universitat Politècnica de València, 2020-05-13)
[ES] Después de muchos años las posibilidades de conectarse a internet se multiplican. Existe una movilidad inducida por la utilización de muchas tecnologías de acceso como el Ethernet, WiFi y las tecnologías celulares ...
Pons Escat, Lucía(Universitat Politècnica de València, 2018-09-06)
[ES] La compartición de recursos tiene un gran impacto en las prestaciones de los procesadores
multinúcleo actuales. Entre los recursos compartidos del sistema, la memoria caché
de último nivel o Last Level Cache (LLC) ...
Navarro Serra, Carlos(Universitat Politècnica de València, 2018-09-10)
[ES] Hoy en día, los procesadores implementan una serie de prefetchers a lo largo de la
jerarquía de caché del procesador con el objetivo de reducir u ocultar la latencia de los
accesos a memoria y, con ello, mejorar las ...