Buscar en RiuNet

Listar

Todo RiuNet

Mi cuenta

Acceder

Ayuda RiuNet

Admin. UPV

Listar por palabra clave "Cache"

Mostrando ítems 1-11 de 11

A spontaneous ad hoc network to share www access

Lacuesta Gilaberte, Raquel; Lloret, Jaime; García Pineda, Miguel; Peñalver Herrero, Mª Lourdes (SpringerOpen, 2010)

In this paper, we propose a secure spontaneous ad-hoc network, based on direct peer-to-peer interaction, to grant a quick, easy, and secure access to the users to surf the Web. The paper shows the description of our proposal, ...
Adaptive prefetch for multicores

Selfa Oliver, Vicent (Universitat Politècnica de València, 2016-01-08)

[EN] Current multicore systems implement various hardware prefetchers since prefetching can significantly hide the huge main memory latencies. However, memory bandwidth is a scarce resource which becomes critical with ...
Cache architectures based on heterogeneous technologies to deal with manufacturing errors

Lorente Garcés, Vicente Jesús (Universitat Politècnica de València, 2015-12-02)

[EN] SRAM technology has traditionally been used to implement processor caches since it is the fastest existing RAM technology.However,one of the major drawbacks of this technology is its high energy consumption.To reduce ...
Caracterización del sistema de memoria de una GPGPU

Candel Margaix, Francisco (Universitat Politècnica de València, 2015-06-15)

[EN] The constant need to increase computing capacity and reduce processors energy intake has led manufacturers to design heterogeneous systems, including GPU in the same chip as the CPU. From the computational point of ...
Evaluación de Sistemas de Cache WEB particionadas en función del tamaño de los objetos

León Medina, Diego Alejandro (Universitat Politècnica de València, 2011-12-30)

Los objetos WEB son cacheados en los proxies (caches WEB) reemplazando objetos grandes por muchos objetos pequeños, esto hace que las tasas de aciertos se vean afectadas en función del tamaño de los objetos que cachean, ...
Gestión eficiente del espacio de la LLC en procesadores de altas prestaciones

Pons Escat, Lucía (Universitat Politècnica de València, 2019-07-30)

[ES] La memoria caché de último nivel (LLC) desempeña un papel clave en el rendimiento final del sistema en los procesadores multinúcleo actuales al reducir significativamente la cantidad de accesos a memoria principal. ...
Navegador web con separación de sesiones

Jiménez Marqués, Alejandro (Universitat Politècnica de València, 2020-11-12)

[ES] Actualmente los navegadores web comparten sesión, por lo que no se puede iniciar sesión en varias cuentas de forma simultánea sin hacer uso de mas de un navegador. Esta aplicación permite el inicio de varias sesiones ...
Optimización y resilencia: rediseño de una arquitectura de monolito a microservicios

Muñoz Crespo, Guillermo (Universitat Politècnica de València, 2024-09-19)

[ES] En este Trabajo Fin de Máster, se abordará la migración de una aplicación monolítica a una arquitectura de microservicios de una destacada empresa aseguradora del mercado español. El objetivo principal consiste en ...
Planificación de tareas considerando la contención en la jerarquía de memoria de procesadores multinúcleo

Feliu Pérez, Josué (Universitat Politècnica de València, 2013-02-25)

[ES] Con el objetivo de mejorar el rendimiento de los CMPs, parte de la investigación reciente se ha centrado en la planificación de procesos para limitar la contención provocada por el limitado ancho de banda. Hoy en dia, ...
PS-Architecture: A scalable and energy-efficient architecture for CMP NUCAs

Valls Mompó, Joan Josep (Universitat Politècnica de València, 2014-11-18)

As the number of cores increases in both incoming and future shared-memory chip--multiprocessor (CMP) generations, coherence protocols and all elements in the cache hierarchy must scale to sustain performance. In this work ...
The Tag Filter Architecture: An energy-efficient cache and directory design

Valls, Joan; Ros Bardisa, Alberto; Gómez Requena, María Engracia; Sahuquillo Borrás, Julio (Elsevier, 2017)

[EN] Power consumption in current high-performance chip multiprocessors (CMPs) has become a major design concern that aggravates with the current trend of increasing the core count. A significant fraction of the total power ...