Barriuso Medrano, Claudio(Universitat Politècnica de València, 2020-09-04)
[ES] Conforme avanza la industria electrónica, los circuitos integrados aumentan en complejidad. Las nuevas capacidades de fabricación permiten integrar en un chip de reducidas dimensiones gran cantidad de transistores.
El ...
Català Pérez, Joan Marc(Universitat Politècnica de València, 2017-09-01)
This thesis is focused on the design and implementation of binary low-density parity-check (LDPC) code decoders for high-speed modern communication systems. The basic of LDPC codes and the performance and bottlenecks, in ...
Martínez Zaldívar, Francisco José; Vidal Maciá, Antonio Manuel; González Salvador, Alberto; Almenar Terré, Vicenç(Springer Verlag (Germany), 2011-12)
[EN] In this paper, we describe a parallel algorithm for LDPC (Low Density Parity Check codes) decoding on a GPU (Graphics Processing Unit) using CUDA (Compute Unified Device Architecture). The strategy of the kernel grid ...
Fabregat López, Jorge(Universitat Politècnica de València, 2019-10-09)
[ES] Metodología de verificación mediante el sistema de clases UVM de un sub bloque funcional basado en una memoria OTP Synopsis DesignWare NVM. El bloque incluye el controlador para la memoria, sistemas de detección y ...