Buscar en RiuNet

Listar

Todo RiuNet

Mi cuenta

Acceder

Ayuda RiuNet

Admin. UPV

Listar por palabra clave "High Level Synthesis (HLS)"

Mostrando ítems 1-9 de 9

Biblioteca de soporte para el despliegue automático de mecanismos tolerantes a fallos para mejorar la robustez de circuitos implementados mediante High Level Synthesis

Lozano Torres, Raúl (Universitat Politècnica de València, 2021-12-14)

[ES] High Level Synthesis (HLS) aparece como un nuevo paradigma para el diseño de sistemas digitales, en el que la funcionalidad del circuito se describe utilizando lenguajes de alto nivel como C o C++, y las herramientas ...
Diseño de Funciones con HDL: Tablas VHDL

Gadea Gironés, Rafael (2023-06-06)

Realización mediante de funciones en VHDL mediante tablas
Diseño de funciones con HDL: tratamiento de punto flotante

Gadea Gironés, Rafael (Universitat Politècnica de València, 2023-06-06)

Diseño de funciones con HDL: Tratamiento de punto flotante
HLS diseño y verificación básico

Gadea Gironés, Rafael (2022-02-15)

Diseño y verificación de hardware a partir de c++
HLS: diseño, emulacion y coverificación

Gadea Gironés, Rafael (2023-06-06)

HLS: Diseño, Emulacion y Coverificación
HLS: Estructura de código de diseño y verificación

Gadea Gironés, Rafael (2022-02-15)

Generar hardware desde c++ es una tendencia de futuro que cada vez está más avanzada. Presentamos un cómo hacerlo y verificarlo fácilmente con HLS de Intel
HLS: Incorporación componente a un proyecto hardware software

Gadea Gironés, Rafael (2022-02-15)

Los diseños realizados automáticamente por un compilador de alto nivel, deben de incorporarse a sistemas embebidos hardware software y en este video se explica cómo hacerlo
HLS: manejo software del componente

Gadea Gironés, Rafael (2023-06-06)

HLS: Manejo software del componente
HLS: utilización software del componente generado

Gadea Gironés, Rafael (2023-06-06)

HLS: utilización software del componente generado