- -

Listar por palabra clave "Microarchitecture"

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Listar por palabra clave "Microarchitecture"

Ordenar por:Orden:Resultados:

  • thumb
    Evaluación de procesadores OoO basados en la arquitectura RISC-V 
    Berger López, Derek Angelo (Universitat Politècnica de València, 2020-12-11)
    [ES] Debido a los múltiples simuladores de RISC-V ISA y extensiones abiertas, se realiza un estudio donde se analizan ventajas e inconvenientes de los núcleos más importantes (BOOM, Ariane, Rocket, RiskyOO,¿) haciendo ...
  • thumb
    Integració d'una unitat de coma flota en procesador RISC-V 
    Salvá Grimalt, Xavier (Universitat Politècnica de València, 2023-09-27)
    [CA] El joc d’instruccions RISC-V és un joc d’instruccions lliure que permet que se’l faja servir sense haver de pagar regalies. Això el fa especialment atractiu tant per l’acadèmia com per la indústria i és per això que ...
  • thumb
    Modelado de una arquitectura de monitorización de prestaciones para el simulador gem5 
    Pecino Fernández, Manuel Antonio (Universitat Politècnica de València, 2024-09-04)
    [ES] La simulación de procesadores se ha convertido en una herramienta esencial en la ingeniería de computadores. Ofrece una solución ágil y económica a la hora de analizar de forma precisa y eficiente propuestas ...
  • thumb
    Precise Runahead Execution 
    Naithani, Ajeya; Feliu-Pérez, Josué; Adileh, Almutaz; Eeckhout, Lieven (Institute of Electrical and Electronics Engineers, 2019-06)
    [EN] Runahead execution improves processor performance by accurately prefetching long-latency memory accesses. When a long-latency load causes the instruction window to fill up and halt the pipeline, the processor enters ...
  • thumb
    State of the art and attack implementation against processor microarchitectures 
    Lahoz Ortega, Vicente (Universitat Politècnica de València, 2020-05-04)
    [EN] Much of the race to get faster processors has been based in the use of techniques as the speculative execution, deeper levels of cache or better jump predictors. Even though the most "classic" aspects in security, ...
  • Icon
    The fast evolving landscape of on-chip communication - Selected future challenges and research avenues 
    Bertozzi, Davide; Dimitrakopoulos, Giorgos; Flich Cardo, José; Sonntag, Soeren (Springer Verlag (Germany), 2015-03)
    As multi-core systems transition to the many-core realm, the pressure on the interconnection network is substantially elevated. The Network-on-Chip (NoC) is expected to undertake the expanding demands of the ever-increasing ...
  • Icon
    Tranvía a la Malvarrosa: criterios de diseño para mejorar la calidad de sus espacios interiores 
    Ribes Tornel, Patricia (Universitat Politècnica de València, 2020-01-16)
    [ES] El planteamiento del diseño interior del tranvía de la línea 4 de Valencia a la playa de la Malvarrosa, viene impulsado por la necesidad de renovación de los vehículos de la empresa que los opera, FGV (Ferrocarriles ...