Buscar en RiuNet

Listar

Todo RiuNet

Mi cuenta

Acceder

Ayuda RiuNet

Admin. UPV

Listar por palabra clave "Microarquitectura"

Mostrando ítems 1-5 de 5

Evaluación de procesadores OoO basados en la arquitectura RISC-V

Berger López, Derek Angelo (Universitat Politècnica de València, 2020-12-11)

[ES] Debido a los múltiples simuladores de RISC-V ISA y extensiones abiertas, se realiza un estudio donde se analizan ventajas e inconvenientes de los núcleos más importantes (BOOM, Ariane, Rocket, RiskyOO,¿) haciendo ...
Integració d'una unitat de coma flota en procesador RISC-V

Salvá Grimalt, Xavier (Universitat Politècnica de València, 2023-09-27)

[CA] El joc d’instruccions RISC-V és un joc d’instruccions lliure que permet que se’l faja servir sense haver de pagar regalies. Això el fa especialment atractiu tant per l’acadèmia com per la indústria i és per això que ...
Modelado de una arquitectura de monitorización de prestaciones para el simulador gem5

Pecino Fernández, Manuel Antonio (Universitat Politècnica de València, 2024-09-04)

[ES] La simulación de procesadores se ha convertido en una herramienta esencial en la ingeniería de computadores. Ofrece una solución ágil y económica a la hora de analizar de forma precisa y eficiente propuestas ...
State of the art and attack implementation against processor microarchitectures

Lahoz Ortega, Vicente (Universitat Politècnica de València, 2020-05-04)

[EN] Much of the race to get faster processors has been based in the use of techniques as the speculative execution, deeper levels of cache or better jump predictors. Even though the most "classic" aspects in security, ...
Tranvía a la Malvarrosa: criterios de diseño para mejorar la calidad de sus espacios interiores

Ribes Tornel, Patricia (Universitat Politècnica de València, 2020-01-16)

[ES] El planteamiento del diseño interior del tranvía de la línea 4 de Valencia a la playa de la Malvarrosa, viene impulsado por la necesidad de renovación de los vehículos de la empresa que los opera, FGV (Ferrocarriles ...