Soler Heredia, María(Universitat Politècnica de València, 2014-11-03)
[EN] of components, relying on an efficient on-chip network (network-on-chip; NoC). As
the size of the system increases, NoC performance and power consumption become a
central issue.
In this project, we design compression ...
Escamilla López, José Vicente(Universitat Politècnica de València, 2013-06-18)
[ES] Se presentan dos mecanismos para eliminar el "head-of-line blocking" en el contexto de
las redes en chip. Una de los mecanismos está orientado a la eliminación del HoL-blocking
mediante la detección de ráfagas de ...