Buscar en RiuNet

Listar

Mostrando ítems 1-3 de 3

Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe

Ravelo Mederos, Álvaro (Universitat Politècnica de València, 2020-10-19)

[ES] El objetivo de este Trabajo Fin de Máster es desarrollar una Verification IP (VIP). Una VIP es una IP desarrollada utilizando lenguajes de descripción hardware (HDL) que tiene como finalidad garantizar el correcto ...
Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology.

Seguí Pérez, Mireia (Universitat Politècnica de València, 2023-10-05)

[ES] El presente trabajo de fin de grado ha sido desarrollado en la empresa Maxlinear. El objetivo de este es desarrollar el diseño de una Verificacion IP (VIP) para comprobar el funcionamiento de interfaces que utilicen ...
Diseño e implementación de un banco de verificación estructurado para un módulo de trazabilidad en control de alimentación

Bayo Pérez, Pablo (Universitat Politècnica de València, 2024-10-10)

[ES] Este TFG aborda el diseño e implementación de un banco de pruebas para realizar la verificación de un controlador de alimentación a nivel de bloques. Se realiza en el marco de un proyecto con la empresa Analog Devices. ...

Mostrando ítems 1-3 de 3