Buscar en RiuNet

Listar

Todo RiuNet

Mi cuenta

Acceder

Ayuda RiuNet

Admin. UPV

Listar por palabra clave "Verificación"

Mostrando ítems 1-20 de 51

Página siguiente

Abstract Contract Synthesis and Verification in the Symbolic K Framework

Alpuente Frasnedo, María; Pardo Pont, Daniel; Villanueva García, Alicia (Universitat Politècnica de València, 2018-04-12)

[EN] In this article, we propose a symbolic technique that can be used for automatically inferring software contracts from programs that are written in a non-trivial fragment of C, called KernelC, that supports pointer-based ...
Aportaciones al reconocimiento automático de texto manuscrito

Pastor Gadea, Moisés (Universitat Politècnica de València, 2008-05-06)

En esta tesis se estudia el problema de la robustez en los sistemas de reconocimiento automático de texto manuscrito off-line. Los sistemas de reconocimiento automático de texto manuscrito estarán maduros para su uso ...
Automatización de regresiones de test para sistemas de control de versiones en entornos de diseño y verificación digital

Roig Monzón, Pablo (Universitat Politècnica de València, 2022-04-07)

[ES] El presente proyecto plantea, en el ámbito del diseño digital y la verificación funcional, un sistema de automatización de regresiones. Existe un repositorio compartido donde se suben tanto los ficheros de diseño ...
Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL.

Sánchez Alfaro, Marc (Universitat Politècnica de València, 2022-10-15)

[ES] El presente TFG busca desarrollar un banco de pruebas mediante un entorno o gestor Python denominado VUNIT que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de ...
Calibración de equipos en base a técnicas estadísticas. Creación de patrones

Gisbert Soler, Víctor; Pérez Bernabeu, Elena; Cebrián Aznar, Ignacio (Area de innovación y Desarrollo, S.L., 2012)

Este artículo trata de la necesidad de verificación del estado de calibración mediante técnicas estadísticas y la metodología o procedimiento utilizado por los laboratorios de calibración. Se hace mención al significado ...
Certificación Automática de Propiedades de Seguridad de código fuente Java en Lógica de Reescritura

Alba Castro, Mauricio Fernando (Universitat Politècnica de València, 2011-10-20)

En esta tesis se presenta una metodología y la implementación correspondiente para la certificación de propiedades de seguridad de programas Java, basada en lógica de reescritura, semántica de lenguajes de programación e ...
CONTROL DE CALIDAD OPERACIONAL DE PROCESADOR DE INDICADORES AGRONÓMICOS DE ALTA RESOLUCIÓN ESTIMADOS CON DATOS DE SATÉLITES SENTINEL 2 Y LANDSAT 8.

Singh Kaur, Prithipal (Universitat Politècnica de València, 2021-10-13)

[ES] Nuestro proyecto tiene como objetivo la verificación y validación de una cadena de procesado encargada de estimar indicadores agronómicos de alta resolución espacio-temporal a partir de datos de satélites Sentinel-2 ...
Desarrollo de una metodología para la mejora de la trazabilidad del proceso de homologación de vehículos ferroviarios

Escrivá García, Matthias Daniel (Universitat Politècnica de València, 2020-07-06)

[ES] De acuerdo con el Reglamento de Ejecución (UE) 2018/545 de 4 de abril de 2018 y con arreglo a la Directiva (UE) 2016/797, los vehículos ferroviarios tienen que cumplir con las disposiciones prácticas relativas a la ...
Desarrollo de una VIP en un entorno UVM para la verificación de IPs que implementen el protocolo de comunicación PCIe

Ravelo Mederos, Álvaro (Universitat Politècnica de València, 2020-10-19)

[ES] El objetivo de este Trabajo Fin de Máster es desarrollar una Verification IP (VIP). Una VIP es una IP desarrollada utilizando lenguajes de descripción hardware (HDL) que tiene como finalidad garantizar el correcto ...
Desarrollo del plan de inocuidad de alimentos específico para la exportación a EEUU en empresa de bollería congelada

Grimalt Ferrer, Marina (Universitat Politècnica de València, 2018-09-19)

[ES] Las empresas que quieran exportar productos a EEUU deben tener un Plan de Inocuidad de Alimentos específico llevado a cabo mediante un Análisis de Peligros y Controles Preventivos Basado en Riesgo (HARPC). En este ...
Desarrollo e implementación de la arquitectura del sistema de test para un seguidor solar en producción de alto volumen

Mateu Martínez, Amparo (Universitat Politècnica de València, 2021-10-11)

[ES] El objetivo principal de este Trabajo Fin de Master TFM es el desarrollo de tres estaciones de test de forma industrial que se emplearán para la verificación, tanto a nivel PCB como de producto final, de un seguidor ...
Design and Verification of a High-Speed Digitizer System for Beam Loss Detection at CERN.

Presmanes Cardama, Javier (Universitat Politècnica de València, 2023-07-26)

[ES] Como organización, el CERN (Organización Europea para la Investigación Nuclear) no opera los aceleradores de manera continua durante largos periodos de tiempo. En cambio, tiene objetivos a medio y largo plazo, incluyendo ...
Design of a test bench for the verification of an interface that implements the AXI protocol using the UVM methodology.

Seguí Pérez, Mireia (Universitat Politècnica de València, 2023-10-05)

[ES] El presente trabajo de fin de grado ha sido desarrollado en la empresa Maxlinear. El objetivo de este es desarrollar el diseño de una Verificacion IP (VIP) para comprobar el funcionamiento de interfaces que utilicen ...
Diseño de funciones con HDL: verificación

Gadea Gironés, Rafael (2023-06-06)

Diseño de funciones con HDL: verificación
DISEÑO DE LA VERIFICACIÓN AUTOMATIZADA PARA UNA PCB DE UN CARGADOR DE BATERÍAS DE 11KW EMBARCADO EN COCHE ELÉCTRICO

Salom Bonnin, Juan (Universitat Politècnica de València, 2022-10-14)

[ES] El objeto del TFM es el desarrollo e implementación de un proceso completo de verificaciones de la línea de producción de los cargadores embarcados de 11kW que fabrica la empresa Mahle para las grandes marcas del ...
DISEÑO DE UN BANCO DE PRUEBA CON UVM (UNIVERSAL VERIFICATION METHODOLOGY)

Herraiz Calatayud, María (Universitat Politècnica de València, 2019-10-09)

[ES] La Metodología de Verificación Universal (UVM) es una metodología estandarizada para la verificación de diseños de circuitos integrados. Se basa en una extensa biblioteca de clases escritas en SystemVerilog a partir ...
Diseño de un banco de pruebas para automatizar la verificación de microprocesadores RISC-V descritos en HDL mediante uso de metodología UVM.

Barrera Comeche, Vicente (Universitat Politècnica de València, 2022-10-14)

[ES] El presente TFG busca desarrollar un banco de pruebas mediante la metodología UVM que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de instrucciones determinado. RISCV ...
Diseño de un SoC basado en Zynq para la verificación automática de tarjetas de control de convertidores

Martínez Millán, Andrea (Universitat Politècnica de València, 2022-04-07)

[ES] Este trabajo muestra un diseño de un SoC basado en Zynq para la verificación automática de una tarjeta de control de un convertidor de electrónica de potencia. El objetivo es verificar el correcto funcionamiento de ...
Diseño de útil para verificación de piezas mecánicas

Ortiz Velert, Alejandro (Universitat Politècnica de València, 2020-02-06)

[ES] Vivimos en un mercado globalizado con mayores exigencias, lo que ha hecho que los sistemas industriales cambien, incluidos los de verificación y control. La automatización ya no es un futuro es un presente, que ...
Diseño e implementación de una estación de test para placas de gestión de interfaz de usuario en equipamiento médico.

Rubio García, Isaac (Universitat Politècnica de València, 2022-10-14)

[ES] La verificación de sistemas electrónicos es una actividad clave tanto en el diseño como en la producción de tecnología. Una verificación deficiente de las especificaciones y características de un sistema electrónico ...