- -

Listar por palabra clave "Vhdl"

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Listar por palabra clave "Vhdl"

Ordenar por:Orden:Resultados:

  • Icon
    Diseño e implementación de una red neuronal convolucional en una FPGA 
    Ferrer Báguena, José Pablo (Universitat Politècnica de València, 2021-10-27)
    [ES] Una red neuronal convolucional (CNN) es un tipo de modelo de aprendizaje profundo para el procesamiento de datos utilizado en aplicaciones de visión artificial. Una CNN trabaja extrayendo los patrones importantes de ...
  • Icon
    ESTUDIO COMPARATIVO DE ALGORITMOS WAVELET ESTACIONARIA IMPLEMENTEADOS CON FPGA 
    Sevilla Vicedo, Adrián (Universitat Politècnica de València, 2015-01-12)
    En esta obra se introduce el concepto de wavelet y filtro FIR. Posteriormente se implementan dos algoritmos (UWT y DWT) wavelet en FPGA (en lenguaje VHDL). Se realizan varias pruebas con distintos sistemas y distintas ...
  • Icon
    Máquina Mealy: Estilo de 2 procesos 
    Gadea Gironés, Rafael (Universitat Politècnica de València, 2011-12-15)
    Descripción de máquinas de estados con VHDL. Tipo de máquina: Mealy. Estilo de descripción: dos procesos.
  • Icon
    Máquina Mealy: Estilo de 3 procesos 
    Gadea Gironés, Rafael (Universitat Politècnica de València, 2011-12-15)
    Descripción de máquinas de estados con VHDL. Tipo de máquina: Mealy. Estilo de descripción: tres procesos.
  • Icon
    Máquina Medvedev: Estilo de 2 procesos 
    Gadea Gironés, Rafael (Universitat Politècnica de València, 2011-12-15)
    Descripción de máquinas de estados mediante VHDL. Tipo de máquina Medvedev. Estilo de dos procesos
  • Icon
    Máquina Medvedev: Estilo de 3 procesos 
    Gadea Gironés, Rafael (Universitat Politècnica de València, 2011-12-15)
    Descripción de máquinas de estados con VHDL. Tipo de máquina: Medvedev. Estilo de descripción: tres procesos.
  • Icon
    Máquina Moore: Estilo de 1 proceso 
    Gadea Gironés, Rafael (Universitat Politècnica de València, 2011-12-15)
    Descripción de máquinas de estados con VHDL. Tipo de máquina: Moore. Estilo de descripción: un proceso.
  • Icon
    Máquina Moore: Estilo de 2 procesos 
    Gadea Gironés, Rafael (Universitat Politècnica de València, 2011-12-15)
    Descripción de máquinas de estados con VHDL. Tipo de máquina: Moore. Estilo de descripción: dos procesos.
  • Icon
    Máquina Moore: Estilo de 3 procesos 
    Gadea Gironés, Rafael (Universitat Politècnica de València, 2011-12-15)
    Descripción de máquinas de estados con VHDL. Tipo de máquina: Moore. Estilo de descripción: tres procesos.
  • Icon
    Parser VHDL - C 
    Cortés Méndez, Josep (Universitat Politècnica de València, 2013-09-10)
    Este proyecto se centra en los ficheros escritos en el lenguaje VHDL llamados cores IP (Intelectual Property). Un core IP es un modelo sintetizable de un circuito de elevada complejidad, descrito en un lenguaje de descripción ...