Luna Alcolea, Alfonso José(Universitat Politècnica de València, 2022-10-04)
[ES] El trabajo es complejo y extenso. Aborda selección de componentes, diseño térmico, diseño de la red de desacoplo, diseño de esquemas, rutado del PCB, estudio de integridad de señal, montaje del PCB, instalación de ...
Guerrero López, José Carlos(Universitat Politècnica de València, 2019-10-25)
[ES] En este trabajo final de Master se analizará la integración física de memorias tipo SDRAM DDR
en tarjetas de circuito impreso. El análisis se basará en dos versiones de un diseño realizadas en
Celestica Valencia ...
Rioja Ibañez, Josep(Universitat Politècnica de València, 2017-10-23)
In this Project an FPGA-based systems to generate giga-samples per second (GSPS) arbitrary signals is going to be implemented. The system consist of an FPGA device connected to a DDR3 memory and a GSPS digital-to-analog ...