Buscar en RiuNet

Listar

Todo RiuNet

Mi cuenta

Acceder

Ayuda RiuNet

Admin. UPV

Listar por palabra clave "HDL"

Mostrando ítems 1-8 de 8

Automatización mediante VUNIT de la verificación de microprocesadores RISC-V descritos en HDL.

Sánchez Alfaro, Marc (Universitat Politècnica de València, 2022-10-15)

[ES] El presente TFG busca desarrollar un banco de pruebas mediante un entorno o gestor Python denominado VUNIT que permita automatizar la verificación de un microprocesador RISC-V descrito en HDL que cumpla un juego de ...
Desarrollo de un compilador fuente-fuente (C a OpenCL) para FPGA. Aplicación sobre el SDK de Altera

Rohde, Johanna (Universitat Politècnica de València, 2017-12-12)

This master thesis describes the "SOCAO" source-to-source compiler that translates C/C++ input sources into an OpenCL accelerated program. The concept is to accelerate a time consuming software function in a two step ...
Diseño de funciones con HDL: verificación

Gadea Gironés, Rafael (2023-06-06)

Diseño de funciones con HDL: verificación
Diseño e implementación de un robot con sistema de evasión de obstáculos, basado en FPGAs

Martínez Martínez, César (Universitat Politècnica de València, 2017-05-03)

El Trabajo Fin de Grado que aquí se propone consiste en la realización de un pequeño robot, tipo plataforma con dos motores de control que lleve un sistema de detección de obstáculos para poder cambiar la trayectoria y ...
Diseño y prototipado de un sintetizador digital basado en una arquitectura system on chip (SoC)

Rodríguez Vercher, Juan Carlos (Universitat Politècnica de València, 2019-03-06)

[ES] En el presente trabajo se aborda el diseño y prototipado de un sintetizador digital de audio sobre una arquitectura System on Chip (SoC). El diseño se plantea sobre la herramienta Simulink® y, mediante plug-ins para ...
Simulación HDL de NIOS2

Gadea Gironés, Rafael (Universitat Politècnica de València, 2020-05-19)

Realización mediante simulador HDL de una verificación de un sistema Hardware-software
Simulación RTL: arranque básico

Gadea Gironés, Rafael (Universitat Politècnica de València, 2016-06-01)

El objeto presenta de modo muy básico cómo simular un fichero HDL de tipo Verilog mediante el uso de un simulador multilenguaje
Verificación física de implementaciones del microprocesador RISC-V mediante plataforma embebida basada en FPGA

Zomeño Tortajada, Alejandro (Universitat Politècnica de València, 2020-10-19)

[ES] Proyecto de desarrollo de un sistema de verificación de implementaciones HDL del microprocesador RISC mediante una plataforma embebida PYNQ basada en FPGA de la serie ZINQ, que disponen en su interior de cores ARM. ...