Mostrar el registro sencillo del ítem
dc.contributor.author | Gadea Gironés, Rafael | es_ES |
dc.date.accessioned | 2018-05-15T07:07:11Z | |
dc.date.available | 2018-05-15T07:07:11Z | |
dc.date.issued | 2018-05-15T07:07:11Z | |
dc.identifier.uri | http://hdl.handle.net/10251/101948 | |
dc.description.abstract | Desarrollar un ejemplo sencillo de en Simulink donde diseñemos un HDL a partir de modelos de alto nivel | es_ES |
dc.description.uri | https://media.upv.es/player/?id=5d2e5350-5528-11e8-aab9-a1a4e108f2ab | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reconocimiento (by) | es_ES |
dc.subject | Diseño HDL simulink | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.title | Diseño HDL Matlab-Simulink | es_ES |
dc.type | Objeto de aprendizaje | es_ES |
dc.lom.learningResourceType | Screencast | es_ES |
dc.lom.interactivityLevel | Bajo | es_ES |
dc.lom.semanticDensity | Bajo | es_ES |
dc.lom.intendedEndUserRole | Alumno | es_ES |
dc.lom.context | Ciclo superior | es_ES |
dc.lom.difficulty | Dificultad media | es_ES |
dc.lom.typicalLearningTime | 18 minutos | es_ES |
dc.lom.educationalDescription | Simple inspección | es_ES |
dc.lom.educationalLanguage | Español | es_ES |
dc.upv.convocatoriaDocenciaRed | 2017-2018 | es_ES |
dc.upv.ambito | PUBLICO | es_ES |
dc.subject.unesco | 3307 - Tecnología electrónica | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.description.bibliographicCitation | Gadea Gironés, R. (2018). Diseño HDL Matlab-Simulink. http://hdl.handle.net/10251/101948 | es_ES |
dc.description.accrualMethod | DER | es_ES |
dc.relation.pasarela | DER\19536 | es_ES |