- -

Estadísticas

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Estadísticas

Número total de visitas

Visualizaciones
Desarrollo de un módulo IP de procesador RISC-V en System Verilog 592

Visitas al mes

noviembre 2023 diciembre 2023 enero 2024 febrero 2024 marzo 2024 abril 2024 mayo 2024
Desarrollo de un módulo IP de procesador RISC-V en System Verilog 19 19 20 11 23 27 0

Visitas al fichero

Visualizaciones
Segarra - Desarrollo de un módulo IP de procesador RISC-V en System Verilog.pdf 4136

Países con más visualizaciones

Visualizaciones
España 252
Estados Unidos 81
México 47
Costa Rica 30
Colombia 23
Irlanda 17
Perú 13
China 12
Chile 11
Ecuador 9

Ciudades con más visualizaciones

Visualizaciones
Valencia 52
Pescador 27
Barcelona 26
Las Palmas 19
Cartago 18
Mountain View 17
Jávea 14
Madrid 13
Southport 11
San Diego 10