- -

Estadísticas

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Estadísticas

Número total de visitas

Visualizaciones
Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V 210

Visitas al mes

octubre 2023 noviembre 2023 diciembre 2023 enero 2024 febrero 2024 marzo 2024 abril 2024
Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V 1 1 11 7 7 8 1

Visitas al fichero

Visualizaciones
Fernández - Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V.pdf 1176

Países con más visualizaciones

Visualizaciones
España 78
Estados Unidos 44
Irlanda 13
Costa Rica 8
Ecuador 8
Francia 8
Chequia 7
China 5
Colombia 5
Rusia 4

Ciudades con más visualizaciones

Visualizaciones
Valencia 29
Louisville 12
Dublin 9
Madrid 9
Grenoble 6
Des Moines 5
Quito 5
Barcelona 4
Bogota 4
San Mateo 4