- -

Estadísticas

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Estadísticas

Número total de visitas

Visualizaciones
Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V 270

Visitas al mes

mayo 2024 junio 2024 julio 2024 agosto 2024 septiembre 2024 octubre 2024 noviembre 2024
Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V 12 9 20 9 6 2 1

Visitas al fichero

Visualizaciones
Fernández - Diseño y verificación en SystemVerilog de un módulo controlador de cache para RISC-V.pdf 1282

Países con más visualizaciones

Visualizaciones
España 81
Estados Unidos 74
Irlanda 13
México 12
Ecuador 9
Costa Rica 8
Chequia 8
Francia 8
Polonia 8
Rusia 6

Ciudades con más visualizaciones

Visualizaciones
Valencia 32
Louisville 16
Dublin 9
Madrid 9
Poznan 8
Menlo Park 7
Grenoble 6
Mazatlán 6
Pride 6
Southport 6