Habilitación del diseño de circuitos digitales mediante la integración de modelos de tablas para dispositivos de nanocables reconfigurables emergentes

Abstract

[ES] Este trabajo consiste en el desarrollo de integración de un modelo compacto tabular para la habilitación de simulación de circuitos electrónicos basados en transistores reconfigurables. Los transistores reconfigurables cuentan con canales de nanocables de silicio y unen las funciones de p-FET y n-FET en un solo dispositivo. La función deseada se selecciona por medio de una tensión de programación aplicado a un electrodo especial del dispositivo. Nuevas topologías de circuitos son posibles utilizando la reconfiguración en tiempo de ejecución (at runtime). Para habilitar el estudio de este tipo de circuitos es necesario integrar el funcionamiento de estos modernos dispositivos en un entorno de simulación de circuitos. En el desarrollo de prototipos de dispositivos electrónicos es necesario realizar numerosas simulaciones a fin de prever su comportamiento en distintas condiciones de dimensionamiento físico, temperatura, o tensión eléctrica en sus terminales. Estas simulaciones respaldan el estudio teórico y permiten modificar el modelo para ajustarlo a los resultados deseados. Un elemento esencial en la simulación de circuitos es el modelo compacto, un conjunto de ecuaciones matemáticas que describen el comportamiento del dispositivo. Hay distintos tipos de modelos compactos, como el modelo físico, el empírico, o el tabular. El modelo ideal es el físico, que describe con precisión el comportamiento utilizando las ecuaciones diferenciales propias de la geometría y naturaleza del dispositivo. Pero desarrollar un modelo físico de dispositivos modernos que se encuentran en investigación que se ajuste al máximo no es algo trivial. Es por esto que en el ámbito de la investigación se prefiere un modelo tabular, mucho más sencillo de diseñar y adaptar.

[EN] This work consists of the integration development of a table compact model to habilitate the simulation of electronic circuits based on reconfigurable transistors. These reconfigurable transistors feature silicon nanowire channels and join both p-FET and n-FET functions in one single device. New circuit topologies are possible by reconfiguration at runtime. To enable the study of this kind of circuit it is necessary to integrate the functioning of these emerging devices in a circuit simulation environment. In the course of developing electronic devices prototypes, it is necessary to perform many simulations on means to foresee its behavior under different conditions of layout sizing, temperature, or voltage between its terminals. These simulations support the theoretical study and allow modifying the model in order to adjust it to the desired results. A key element of the circuit simulation is the compact model, a set of mathematical equations that describe the behavior of the device. There are different kinds of compact models, like the physical, the empirical, or the tabular. The ideal model is the physical, which describes with accuracy the behavior using the differential equations proper to the geometry and nature of the device. However, physical modeling development of emerging devices under investigation adjusted to the maximum is not trivial. This is why in the field of research it is preferred to use a tabular model, which is a lot easier to design and adapt.