- -

Perf&Fair: A Progress-Aware Scheduler to Enhance Performance and Fairness in SMT Multicores

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Perf&Fair: A Progress-Aware Scheduler to Enhance Performance and Fairness in SMT Multicores

Mostrar el registro completo del ítem

Feliu-Pérez, J.; Sahuquillo Borrás, J.; Petit Martí, SV.; Duato Marín, JF. (2017). Perf&Fair: A Progress-Aware Scheduler to Enhance Performance and Fairness in SMT Multicores. IEEE Transactions on Computers. 66(5):905-911. doi:10.1109/TC.2016.2620977

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/102499

Ficheros en el ítem

Metadatos del ítem

Título: Perf&Fair: A Progress-Aware Scheduler to Enhance Performance and Fairness in SMT Multicores
Autor:
Entidad UPV: Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors
Fecha difusión:
Resumen:
[EN] Nowadays, high performance multicore processors implement multithreading capabilities. The processes running concurrently on these processors are continuously competing for the shared resources, not only among cores, ...[+]
Palabras clave: Scheduling , Fairness , SMT , Multicore , Performance estimation
Derechos de uso: Reserva de todos los derechos
Fuente:
IEEE Transactions on Computers. (issn: 0018-9340 )
DOI: 10.1109/TC.2016.2620977
Editorial:
Institute of Electrical and Electronics Engineers
Versión del editor: http://doi.org/10.1109/TC.2016.2620977
Agradecimientos:
We thank the anonymous reviewers for their constructive and insightful feedback. This work was supported in part by the Spanish Ministerio de Economia y Competitividad (MINECO) and Plan E funds, under grants TIN2015-66972-C5-1-R ...[+]
Tipo: Artículo

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem