Mostrar el registro sencillo del ítem
dc.contributor.advisor | Monzó Ferrer, José María | es_ES |
dc.contributor.advisor | Mora Puchalt, Gerard | es_ES |
dc.contributor.author | Garcia Franco, Mauro | es_ES |
dc.date.accessioned | 2019-01-09T08:42:42Z | |
dc.date.available | 2019-01-09T08:42:42Z | |
dc.date.created | 2018-12-19 | es_ES |
dc.date.issued | 2019-01-09 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/114976 | |
dc.description.abstract | Implicado en el desarrollo de cualquier circuito integrado encontramos al ingeniero de evaluación de diseño. Esta persona es responsable de la verificación física del comportamiento de un chip después de su diseño. Cualquier problema o defecto de diseño será reportado por este ingeniero y corregido en nuevas revisiones del circuito integrado. La forma en que este ingeniero determina si un chip o una funcionalidad cumple las especificaciones es mediante la realización de pruebas en un laboratorio de evaluación. En este lugar, encontramos todos los instrumentos necesarios para realizar las pruebas, como multímetros de precisión, osciloscopios, fuentes de alimentación, generadores de formas de onda, sistemas de forzado de temperatura y tarjetas programables de comunicación. Una vez corregidos todos los problemas, el circuito integrado puede seguir adelante e iniciar la etapa de producción, caracterización en masa y comercialización. El objetivo de este Proyecto de Fin del Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación es mostrar la contribución a la caracterización del chip mediante la explicación de las pruebas realizadas y la exposición de los resultados obtenidos. | es_ES |
dc.description.abstract | Implied in the development of any integrated circuit we find the design evaluation engineer. This person is responsible for the physical verification of the behavior of a chip after its design. Any issue or design flaw shall be reported by this engineer and corrected in new revisions of the integrated circuit. The way this engineer determines whether if a chip or a functionality complies specs is by running tests on an evaluation laboratory. In such place, we find all the needed instruments to run the tests, like precision multimeters, oscilloscopes, power supplies, waveform generators, forced- temperature systems and programmable communication cards. After all the issues are corrected, the integrated circuit can go forward and start the production, mass characterization and market stage. The aim of this Final Project for the bachelor s degree in Telecommunications Engineering is to show the contribution to the characterization of the chip by explaining the tests made to it and exposing the results obtained. | en_EN |
dc.language | Inglés | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Sigma-Delta | es_ES |
dc.subject | ADC | es_ES |
dc.subject | Precisión | es_ES |
dc.subject | Amplificador | es_ES |
dc.subject | Evaluación | es_ES |
dc.subject | Precision | en_EN |
dc.subject | Amplifier | en_EN |
dc.subject | Evaluation | en_EN |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación-Grau en Enginyeria de Tecnologies i Serveis de Telecomunicació | es_ES |
dc.title | EVALUACIÓN DEL DISEÑO DE UN ADC SIGMA-DELTA DE 24 BITS DE BAJO RUIDO Y BAJA POTENCIA CON REFERENCIA Y AMPLIFICADOR CAPACITIVO DE GANANCIA PROGRAMABLE INTERNOS | es_ES |
dc.type | Proyecto/Trabajo fin de carrera/grado | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació | es_ES |
dc.description.bibliographicCitation | Garcia Franco, M. (2018). EVALUACIÓN DEL DISEÑO DE UN ADC SIGMA-DELTA DE 24 BITS DE BAJO RUIDO Y BAJA POTENCIA CON REFERENCIA Y AMPLIFICADOR CAPACITIVO DE GANANCIA PROGRAMABLE INTERNOS. http://hdl.handle.net/10251/114976 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\101853 | es_ES |