- -

Uso de colas de systemverilog

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Uso de colas de systemverilog

Show full item record

Gadea Gironés, R. (2019). Uso de colas de systemverilog. http://hdl.handle.net/10251/116852

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/116852

Video Viewer

Item Metadata

Title: Uso de colas de systemverilog
Author: Gadea Gironés, Rafael
UPV Unit: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Issued date:
Abstract:
Desarrollar un ejemplo sencillo de de como utilizar una cola Simular su funcionamiento para observar que puede reproducir un comportamiento FIFO y LIFO
Subjects: System Verilog , Colas
UNESCO code: 3307 - Tecnología electrónica
Copyrigths: Reconocimiento (by)
Publisher:
Universitat Politècnica de València
Type: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=e88ffa10-c577-11e8-85bc-5bc83fa995d1
Learning Resource Type: Screencast
Educational description: Mediante visualización
Intended End User Role: Alumno
Context: Primer ciclo
Difficulty: Fácil
Interactivity Level: Bajo
Semantic Density: Bajo
Typical Learning Time: 07 minutos
Educational language: Español
Access rigths: PUBLICO

This item appears in the following Collection(s)

Show full item record