- -

Uso de colas de systemverilog

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Uso de colas de systemverilog

Mostrar el registro completo del ítem

Gadea Gironés, R. (2019). Uso de colas de systemverilog. http://hdl.handle.net/10251/116852

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/116852

Visor de vídeos

Metadatos del ítem

Título: Uso de colas de systemverilog
Autor: Gadea Gironés, Rafael
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica
Fecha difusión:
Resumen:
Desarrollar un ejemplo sencillo de de como utilizar una cola Simular su funcionamiento para observar que puede reproducir un comportamiento FIFO y LIFO
Palabras clave: System Verilog , Colas
Código UNESCO: 3307 - Tecnología electrónica
Derechos de uso: Reconocimiento (by)
Editorial:
Universitat Politècnica de València
Tipo: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=e88ffa10-c577-11e8-85bc-5bc83fa995d1
Tipo de recurso educativo: Screencast
Descripción acerca del uso: Mediante visualización
Destinatario: Alumno
Contexto: Primer ciclo
Dificultad: Fácil
Nivel de interactividad: Bajo
Densidad semántica: Bajo
Tiempo típico: 07 minutos
Idioma del destinatario: Español
Permiso de acceso: PUBLICO

recommendations

 

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem