- -

Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie

Mostrar el registro completo del ítem

Angarita Preciado, FE. (2008). Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie. http://hdl.handle.net/10251/12093.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/12093

Ficheros en el ítem

Metadatos del ítem

Título: Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie
Autor:
Director(es): Almenar Terre, Vicenç Valls Coquillat, Javier
Entidad UPV: Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat
Fecha difusión:
Fecha acto/lectura: 2008-09
Resumen:
[ES] Los códigos Reed-Solomon son códigos de bloques lineales no binarios, basados en la teoría de campos finitos. Debido a la gran capacidad de corrección que presentan frente a errores del tipo ráfaga, son utilizados ...[+]


[EN] Reed-Solomon codes are linear block codes based on finite field theory. Due to the high correction capability for random/burst errors, these codes are widely used in many applications, such as audio CD, High Definition ...[+]
Palabras clave: Reed-solomon , Fpga , Codificación
Derechos de uso: Cerrado
Titulación: Máster Universitario en Tecnologías, Sistemas y Redes de Comunicaciones-Màster Universitari en Tecnologies, Sistemes i Xarxes de Comunicacions
Tipo: Tesis de máster

Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro completo del ítem