- -

Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie

Show full item record

Angarita Preciado, FE. (2008). Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie. http://hdl.handle.net/10251/12093.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/12093

Files in this item

Item Metadata

Title: Implementación en FPGA de un decodificador de Reed-Solomon con arquitectura serie
Author:
Director(s): Almenar Terré, Vicenç Valls Coquillat, Javier
UPV Unit: Universitat Politècnica de València. Servicio de Alumnado - Servei d'Alumnat
Read date / Event date:
2008-09
Issued date:
Abstract:
[ES] Los códigos Reed-Solomon son códigos de bloques lineales no binarios, basados en la teoría de campos finitos. Debido a la gran capacidad de corrección que presentan frente a errores del tipo ráfaga, son utilizados ...[+]


[EN] Reed-Solomon codes are linear block codes based on finite field theory. Due to the high correction capability for random/burst errors, these codes are widely used in many applications, such as audio CD, High Definition ...[+]
Subjects: Reed-solomon , Fpga , Codificación
Copyrigths: Cerrado
degree: Máster Universitario en Tecnologías, Sistemas y Redes de Comunicaciones-Màster Universitari en Tecnologies, Sistemes i Xarxes de Comunicacions
Type: Tesis de máster

This item appears in the following Collection(s)

Show full item record