Mostrar el registro sencillo del ítem
dc.contributor.advisor | Blanes Noguera, Juan Francisco | es_ES |
dc.contributor.advisor | Calleja García, Javier | es_ES |
dc.contributor.author | Casabán Planells, Ismael | es_ES |
dc.date.accessioned | 2019-10-21T14:36:53Z | |
dc.date.available | 2019-10-21T14:36:53Z | |
dc.date.created | 2019-07-25 | es_ES |
dc.date.issued | 2019-10-21 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/129155 | |
dc.description.abstract | [ES] El objetivo de este proyecto es realizar un estudio (fiabilidad, escalabilidad, tiempo de aprendizaje, tiempo de desarrollo, etc.) sobre la gama de microcontroladores Renesas Synergy (recursos, capacidades), así como el diseño e implementación de un sistema jerárquico basado en capas, que permita la abstracción en el desarrollo de aplicaciones IoT, entre una aplicación final y el canal de comunicación utilizado para transmitir los datos generados. | es_ES |
dc.description.abstract | [EN] The objective of this project is to carry out a study (reliability, scalability, learning time, development time, etc.) on the Renesas Synergy range of microcontrollers (resources, capabilities), as well as the design and implementation of a hierarchical system based on layers, which allows the abstraction in the development of IoT applications, between a final application and the communication channel used to transmit the generated data. | en_EN |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | Microcontrolador | es_ES |
dc.subject | IoT | es_ES |
dc.subject | API | es_ES |
dc.subject | Librería software | es_ES |
dc.subject | Comunicaciones | es_ES |
dc.subject | Gsm | es_ES |
dc.subject | Ethernet | es_ES |
dc.subject | Wifi | es_ES |
dc.subject | 6lowpan | es_ES |
dc.subject | Narrow band | es_ES |
dc.subject | Microcontroller | en_EN |
dc.subject | Software library | en_EN |
dc.subject | Comunications | en_EN |
dc.subject.classification | ARQUITECTURA Y TECNOLOGIA DE COMPUTADORES | es_ES |
dc.subject.other | Máster Universitario en Automática e Informática Industrial-Màster Universitari en Automàtica i Informàtica Industrial | es_ES |
dc.title | Desarrollo de librerías para abstracción de comunicaciones para desarrollos ágiles basados en microcontroladores Renesas Synergy | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Abierto | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Informática de Sistemas y Computadores - Departament d'Informàtica de Sistemes i Computadors | es_ES |
dc.description.bibliographicCitation | Casabán Planells, I. (2019). Desarrollo de librerías para abstracción de comunicaciones para desarrollos ágiles basados en microcontroladores Renesas Synergy. http://hdl.handle.net/10251/129155 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\113920 | es_ES |