Mostrar el registro sencillo del ítem
dc.contributor.advisor | Toledo Alarcón, José Francisco | es_ES |
dc.contributor.advisor | García Guardiola, David | es_ES |
dc.contributor.author | Guerrero López, José Carlos | es_ES |
dc.date.accessioned | 2019-10-25T11:17:16Z | |
dc.date.available | 2019-10-25T11:17:16Z | |
dc.date.created | 2019-09-23 | |
dc.date.issued | 2019-10-25 | es_ES |
dc.identifier.uri | http://hdl.handle.net/10251/129536 | |
dc.description.abstract | [ES] En este trabajo final de Master se analizará la integración física de memorias tipo SDRAM DDR en tarjetas de circuito impreso. El análisis se basará en dos versiones de un diseño realizadas en Celestica Valencia S.A.U., en las cuales he participado activamente durante el desarrollo de esquemas eléctricos y circuitos impresos, selección de componentes y especificaciones funcionales. Primeramente se presentarán las versiones del diseño, ‘PID DDR3L’ y ‘PID LPDDR4’, un circuito impreso de 10 capas cuya arquitectura hardware está basada en microprocesadores de la familia iMX de NXP. Cámara, conectividad Wi-Fi y BLE, carga inalámbrica o RFID, son algunas de las características presentes en este diseño, que empeñará funciones de conectividad y procesamiento de datos en un dispositivo portátil de diagnóstico médico para recintos hospitalarios. Se describirán las características eléctricas y funcionales de las dos generaciones de memorias empleadas, DDR3L y LPDDR4, así como las diferencias más notables entre ellas. Además, se justificará la estructura de capas del circuito y la aplicación de normas de diseño para el control de la impedancia de las líneas y la integridad de señal. Finalmente se analizará la integración física en el circuito impreso de ambas versiones, teniendo en cuenta las restricciones marcadas por las guías de diseño empleadas. Más allá de la parte técnica de diseño, se pretende mostrar también detalles relacionados con los fabricantes de componentes electrónicos y circuitos impresos que han participado durante el desarrollo del proyecto. Además de estudiar la integración de las memorias, el objetivo de este trabajo es dar una visión global del diseño de circuitos impresos de alta velocidad en un entorno profesional. | es_ES |
dc.description.abstract | [EN] The physical integration on printed circuit boards of SDRAM DDR memories will be analyzed In during this final Master's project. The entire analysis will be based on two different versions of a design made in Celestica Valencia S.A.U. in which I have actively participated during the design of printed circuits and schematics, selection of components and functional specifications. Firstly, both versions of the design will be presented, ‘PID DDR3L’ & ‘PID LPDDR4’, a 10-layer printed circuit which hardware architecture is based on multi-core microprocessors from i.MX family of NXP. Camera interface, Wi-Fi and BLE connectivity, wireless charging and RFID are some of the main features of this design, which will involve connectivity functionality and data processing in a medical portable diagnostic device for hospital premises. The electrical and functional characteristics of the memories used will be described, DDR3L and LPDDR4, besides their most noticeable differences. Moreover, the stack up structure and the proper design rules appliance for impedance control of single-ended traces and signal integrity will be justified. Finally, the physical integration of both versions will be analyzed, taking care of the design constraints stablished on the followed guidelines. Beyond the technical part of design, it is also intended to show some details related to manufacturers of electronic components and printed circuits that have participated during the development of the project. Besides the integration of these memories, the main goal of this project is to provide a global view of the high-speed printed circuit design in a professional environment. | es_ES |
dc.description.abstract | [CA] En aquest treball final de Màster s’analitzarà la integració física de memòries tipus SDRAM DDR en targetes de circuit imprès. L'anàlisi es basarà en dues versions d’un disseny realitzades a Celestica València S.A.U. en les quals he participat activament al llarg del disseny d'esquemes i circuits impresos, selecció de components i especificacions funcionals. Primerament es presentaran les versions del disseny, ‘PID DDR3L’ y ‘PID LPDDR4’, un circuit imprès de 10 capes amb una estructura hardware de microprocessadors de la família i.MX de NXP. Càmera, connectivitat Wi-Fi i BLE, càrrega sense fils o RFID, són algunes de les característiques principals d'aquest disseny, que obstinarà funcions de connectivitat i processament de dades en un dispositiu portàtil de diagnòstic mèdic per a recintes hospitalaris. Es descriuran les característiques elèctriques i funcionals de les dues generacions de memòries emprades, DDR3L y LPDDR4, així com les diferències més notables entre elles. A més, es justificarà l’estructura de capes del circuit i l’aplicació de normes de disseny per al control de la impedància de les línies i la integritat de senyal. Finalment s’analitzarà la integració física en el circuit imprès d’ambdues versions, tenint en compte les restriccions marcades per les guies de disseny empleades. Més enllà de la part tècnica del disseny, es pretén mostrar també alguns detalls relacionats amb fabricants de components electrònics i circuits impresos que han participat al llarg del desenvolupament del projecte. A més d’estudiar la integració de les memòries, l’objectiu d’aquest treball és donar una visió global del disseny de circuits impresos d’alta velocitat en un entorn professional. | es_ES |
dc.language | Español | es_ES |
dc.publisher | Universitat Politècnica de València | es_ES |
dc.rights | Reserva de todos los derechos | es_ES |
dc.subject | DDR3 | es_ES |
dc.subject | DDR4 | es_ES |
dc.subject | Diseño de PCBs | es_ES |
dc.subject.classification | TECNOLOGIA ELECTRONICA | es_ES |
dc.subject.other | Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics | es_ES |
dc.title | Integración de memorias DDR3L y LPDDR4 en circuitos impresos | es_ES |
dc.type | Tesis de máster | es_ES |
dc.rights.accessRights | Cerrado | es_ES |
dc.contributor.affiliation | Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica | es_ES |
dc.description.bibliographicCitation | Guerrero López, JC. (2019). Integración de memorias DDR3L y LPDDR4 en circuitos impresos. Universitat Politècnica de València. http://hdl.handle.net/10251/129536 | es_ES |
dc.description.accrualMethod | TFGM | es_ES |
dc.relation.pasarela | TFGM\109265 | es_ES |