- -

Uso de HDLs en Quartus II

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

Uso de HDLs en Quartus II

Mostrar el registro completo del ítem

Colom Palero, RJ. (2008). Uso de HDLs en Quartus II. http://hdl.handle.net/10251/1348.

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/1348

Visor de vídeos

Metadatos del ítem

Título: Uso de HDLs en Quartus II
Autor:
Entidad UPV: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Fecha difusión:
Resumen:
1ª Sesión de "Desde el HDL hasta el Hardware". Curso de Diseño Lógico Programable con Quartus II.
Palabras clave: Eda , Electrónica digital , Cpld , Fpga , Quartus ii , Diseño digital con fpgas
Derechos de uso: Reserva de todos los derechos
Tipo: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=1903e176-eb48-3a4c-a9fa-fc70b40fa6e3
Tipo de recurso educativo: Polimedia
Descripción acerca del uso: Seleccione esta Sesión de Demo y úsela como una Práctica Guiada de Laboratorio
Destinatario: Alumno
Contexto: Ciclo superior
Dificultad: Dificultad media
Nivel de interactividad: Medio
Densidad semántica: Alto
Tiempo típico: 35 minutos
Idioma del destinatario: Castellano
Permiso de acceso: PUBLICO

Este ítem aparece en la(s) siguiente(s) colección(ones)

  • Polimedia ETSIT [348]
    Escuela Técnica Superior de Ingenieros de Telecomunicación

Mostrar el registro completo del ítem