- -

Uso de HDLs en Quartus II

RiuNet: Institutional repository of the Polithecnic University of Valencia

Share/Send to

Cited by

Statistics

Uso de HDLs en Quartus II

Show full item record

Colom Palero, RJ. (2008). Uso de HDLs en Quartus II. http://hdl.handle.net/10251/1348

Por favor, use este identificador para citar o enlazar este ítem: http://hdl.handle.net/10251/1348

Video Viewer

Item Metadata

Title: Uso de HDLs en Quartus II
Author:
UPV Unit: Universitat Politècnica de València. Escuela Técnica Superior de Ingenieros de Telecomunicación - Escola Tècnica Superior d'Enginyers de Telecomunicació
Issued date:
Abstract:
1ª Sesión de "Desde el HDL hasta el Hardware". Curso de Diseño Lógico Programable con Quartus II.
Subjects: Eda , Electrónica digital , Cpld , Fpga , Quartus ii , Diseño digital con fpgas
Copyrigths: Reserva de todos los derechos
Type: Objeto de aprendizaje
URL: https://polimedia.upv.es/visor/?id=1903e176-eb48-3a4c-a9fa-fc70b40fa6e3
Learning Resource Type: Polimedia
Educational description: Seleccione esta Sesión de Demo y úsela como una Práctica Guiada de Laboratorio
Intended End User Role: Alumno
Context: Ciclo superior
Difficulty: Dificultad media
Interactivity Level: Medio
Semantic Density: Alto
Typical Learning Time: 35 minutos
Educational language: Español
Access rigths: PUBLICO

This item appears in the following Collection(s)

Show full item record