- -

Diseño e implementación en FPGA de la etapa de filtrado fraccional para receptores QAM de ancho de banda grande

RiuNet: Repositorio Institucional de la Universidad Politécnica de Valencia

Compartir/Enviar a

Citas

Estadísticas

  • Estadisticas de Uso

Diseño e implementación en FPGA de la etapa de filtrado fraccional para receptores QAM de ancho de banda grande

Mostrar el registro sencillo del ítem

Ficheros en el ítem

dc.contributor.advisor Valls Coquillat, Javier es_ES
dc.contributor.advisor Torres Carot, Vicente es_ES
dc.contributor.author Castro Diaz, Jose Carlos es_ES
dc.date.accessioned 2020-02-12T14:15:04Z
dc.date.available 2020-02-12T14:15:04Z
dc.date.created 2020-01-21 es_ES
dc.date.issued 2020-02-12 es_ES
dc.identifier.uri http://hdl.handle.net/10251/136743
dc.description.abstract [ES] La inclusión de modulaciones multinivel con detección coherente en las comunicaciones a través de fibra óptica está posibilitando la transmisión de 100 Gbps en cada longitud de onda. En este proyecto se va diseñar e implementar la etapa de filtrado fraccional requerida para la demodulación de señales multinivel QAM con ancho de banda muy grande, del orden de 2 GHz, válidas para la transmisión por fibra óptica a alta velocidad. Para ello se dispondrá de dispositivos FPGA de gran capacidad y un conversor ADC de 5 GSPS. Los circuitos desarrollados se codificarán en HDL y se implementarán en un dispositivo FPGA. es_ES
dc.description.abstract [EN] The inclusion of multilevel modulations with coherent detection in optical fiber communications has enabled the 100 Gps transmission for each wavelength. In this project, the fractional filtering stage required to demodulate multilevel QAM signals of wide band, over 2 GHz, suitable for high-speed optical fiber transmission is going to be designed and implemented in an FPGA device. A high capacity FPGA device and a 5GSPS ADC will be used. The circuits will be coded in HDL and implemented in an FPGA device. en_EN
dc.language Español es_ES
dc.publisher Universitat Politècnica de València es_ES
dc.rights Reserva de todos los derechos es_ES
dc.subject QAM es_ES
dc.subject Filtrado fraccional es_ES
dc.subject FPGA es_ES
dc.subject Fractional filtering en_EN
dc.subject Wide band en_EN
dc.subject.classification TECNOLOGIA ELECTRONICA es_ES
dc.subject.other Máster Universitario en Ingeniería de los Sistemas Electrónicos-Màster Universitari en Enginyeria de Sistemes Electrònics es_ES
dc.title Diseño e implementación en FPGA de la etapa de filtrado fraccional para receptores QAM de ancho de banda grande es_ES
dc.type Tesis de máster es_ES
dc.rights.accessRights Abierto es_ES
dc.contributor.affiliation Universitat Politècnica de València. Departamento de Ingeniería Electrónica - Departament d'Enginyeria Electrònica es_ES
dc.description.bibliographicCitation Castro Diaz, JC. (2020). Diseño e implementación en FPGA de la etapa de filtrado fraccional para receptores QAM de ancho de banda grande. Universitat Politècnica de València. http://hdl.handle.net/10251/136743 es_ES
dc.description.accrualMethod TFGM es_ES
dc.relation.pasarela TFGM\110104 es_ES


Este ítem aparece en la(s) siguiente(s) colección(ones)

Mostrar el registro sencillo del ítem