Interpolador para decodificador Reed Solomon soft-decision de alta velocidad

Abstract

Se presentan dos arquitecturas para interpoladores de decodificación soft-decision basada en los códigos Reed-Solomon y que recurre al algoritmo Chase de Baja Complejidad (LCC). La primera es una arquitectura paralela derivada del interpolador backward, que actualiza varios coeficientes de un polinomio en paralelo. La segunda es una interpolación de baja latencia derivada de una modificación del algoritmo de Nielson, la cual hace uso de algunas propiedades específicas de la decodificación LCC, como por ejemplo, el crecimiento de los polinomios durante la etapa de actualización o el compartir puntos comunes para reducir la latencia de la interpolación de Nielson. Para propósitos comparativos las arquitecturas se han evaluado para el código RS (255,239) con ocho vectores de test. Se ha conseguido una reducción de la latencia del 22% y del 10% para la propuesta de baja latencia basada en el algoritmo de Nielson modificado si se compara con las arquitecturas de backward para dos y cuatro coeficientes. Además,la latencia de la propuesta de baja latencia es un 37.7% menor que la mejor arquitectura existente hasta el momento, consiguiendo el mismo camino crítico. El interpolador de baja latencia ha sido codificado en VHDL e implementado en un dispositivo FPGA Virtex-II, que proporciona más del doble de tasa de decodificación y con menos de un cuarto de área que la mejor de las implementaciones existentes en FPGA.